【總結(jié)】第八章可編程邏輯器件?概述?現(xiàn)場(chǎng)可編程邏輯陣列(FPLA)?可編程陣列邏輯(PAL)?通用陣列邏輯(GAL)?可擦除的可編程邏輯器件(EPLD)?現(xiàn)場(chǎng)可編程門陣列(FPGA)?PLD的編程(無(wú)圖)?在系統(tǒng)可編程邏輯器件(ISP-PLD)
2025-01-25 13:39
【總結(jié)】23數(shù)字電子技術(shù)基礎(chǔ)備課筆記湯洪濤一、課程簡(jiǎn)介《數(shù)字電子技術(shù)基礎(chǔ)》是電力、計(jì)算機(jī)工程類各專業(yè)的一門技術(shù)基礎(chǔ)課,它是研究各種半導(dǎo)體器件的性能、電路及應(yīng)用的學(xué)科。數(shù)字電子技術(shù)包括邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、VHDL語(yǔ)言、脈沖信號(hào)的產(chǎn)生與整形和A/D與D/A轉(zhuǎn)換器等內(nèi)容。本課程以小規(guī)模集成電路為基礎(chǔ),(門電路)以
2025-05-31 18:03
【總結(jié)】1.1數(shù)字電路與數(shù)字信號(hào)第一章數(shù)字邏輯習(xí)題圖形代表的二進(jìn)制數(shù)010110100MSBLSB0121112(ms)解:因?yàn)閳D題所示為周期性數(shù)字波,所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期,T=10ms頻率為周期的倒數(shù),f=1/T
2025-06-27 15:43
【總結(jié)】目錄目錄...............................................................................................................................................1第1章 緒論.....................
2025-06-18 13:41
【總結(jié)】電力電子技術(shù)第五版課后習(xí)題答案第二章電力電子器件2.使晶閘管導(dǎo)通的條件是什么?答:使晶閘管導(dǎo)通的條件是:晶閘管承受正向陽(yáng)極電壓,并在門極施加觸發(fā)電流(脈沖)?;颍簎AK0且uGK0。3.維持晶閘管導(dǎo)通的條件是什么?怎樣才能使晶閘管由導(dǎo)通變?yōu)殛P(guān)斷?答:維持晶閘管導(dǎo)通的條件是使晶閘管的電流大于能保持晶閘管導(dǎo)通的最小電流,即維持電流。要使晶閘管由導(dǎo)通
2025-06-24 00:21
【總結(jié)】μúò???êy×????-?°ìa1£?1êy×?μ??·ó?êy
2025-08-17 14:17
【總結(jié)】第一章邏輯代數(shù)基礎(chǔ) 共需學(xué)時(shí) 授課課題 第一節(jié)概述 第二節(jié)邏輯代數(shù)中的三種基本運(yùn)算 第五節(jié)邏輯函數(shù)及其表示方法 學(xué)時(shí) 授課時(shí)間 年月日星期第節(jié) 教學(xué)目的與要求 1、熟練掌握邏輯代數(shù)的三種基本運(yùn)算: 2、掌握常用的邏輯函數(shù)表示
2025-05-31 18:18
【總結(jié)】《數(shù)字電子技術(shù)基礎(chǔ)(數(shù)字部分)》康華光第五版答案 課后答案網(wǎng)數(shù)字邏輯習(xí)題1.1數(shù)字電路與數(shù)字信號(hào)圖形代表的二進(jìn)制數(shù)0101101001.1.4一周期性數(shù)字波形如圖題所示,試計(jì)算:(1)周期;(2)頻率;(3)將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù),八進(jìn)制數(shù)和十六進(jìn)制數(shù)(要求轉(zhuǎn)換誤差不大于2(2)127(4):(2)(127)D=2-1=(10
2025-06-07 12:12
【總結(jié)】第六章時(shí)序邏輯電路教學(xué)內(nèi)容§概述§時(shí)序邏輯電路的分析方法§若干常用的時(shí)序邏輯電路§時(shí)序邏輯電路的設(shè)計(jì)方法教學(xué)要求一.重點(diǎn)掌握的內(nèi)容:(1)時(shí)序邏輯電路的概念及電路結(jié)構(gòu)特點(diǎn);(2)同步時(shí)序電路的一般分析方
2025-05-13 17:32
【總結(jié)】2.邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)邏輯代數(shù)邏輯函數(shù)的卡諾圖化簡(jiǎn)法硬件描述語(yǔ)言VerilogHDL基礎(chǔ)教學(xué)基本要求1、熟悉邏輯代數(shù)常用基本定律、恒等式和規(guī)則。3、熟悉硬件描述語(yǔ)言VerilogHDL2、掌握邏輯代數(shù)的變換和卡諾圖化簡(jiǎn)法;邏輯代數(shù)的基本定律和恒等式
2025-05-15 05:29
【總結(jié)】1FundamentalofElectronicTechnologyCTGU2FundamentalofElectronicTechnologyCTGU3課程慨述電子學(xué)發(fā)展史信號(hào)的傳輸與電子系統(tǒng)放大電路的基本知識(shí)學(xué)習(xí)方法與要求4課程慨述?《電子技術(shù)基礎(chǔ)》課程(含模擬部分和數(shù)字部
2025-05-01 02:47
【總結(jié)】《數(shù)字電子技術(shù)基礎(chǔ)》第五版《數(shù)字電子技術(shù)基礎(chǔ)》(第五版)教學(xué)課件清華大學(xué)閻石王紅聯(lián)系地址:清華大學(xué)自動(dòng)化系郵政編碼:100084電子信箱:聯(lián)系電話:(010)62792973《數(shù)字電子技術(shù)基礎(chǔ)》第五版第一章數(shù)制和碼制《數(shù)字電子技術(shù)基礎(chǔ)》第五版
2025-05-11 02:17
【總結(jié)】1、晶閘管導(dǎo)通的條件是什么?(1)晶閘管陽(yáng)極和陰極之間施加正向陽(yáng)極電壓(2)晶閘管門極和陰極之間必須施加適當(dāng)?shù)恼蛎}沖電壓和電流2.維持晶閘管導(dǎo)通的條件是什么?怎樣才能使晶閘管由導(dǎo)通變?yōu)殛P(guān)斷?維持晶閘管導(dǎo)通的條件是使晶閘管的電流大于能保持晶閘管導(dǎo)通的最小電流,即維持電流。要使晶閘管由導(dǎo)通變?yōu)殛P(guān)斷,可利用外加電壓和外電路的作用使流過(guò)晶閘管的電流降到
2024-11-10 23:29
【總結(jié)】,試問(wèn)該波形所代表的二進(jìn)制數(shù)是什么?解:01011010試按表所列的數(shù)字集成電路的分類依據(jù),指出下列器件屬于何種集成度器件:(1)微處理器;(2)IC計(jì)算器;(3)IC加法器;(4)邏輯門;(5)4兆位存儲(chǔ)器IC。解:(1)微處理器屬于超大規(guī)模;(2)IC計(jì)算器屬于大規(guī)模;(3)IC加法
2024-10-25 09:54
【總結(jié)】目錄83/83第1章第2章第3章第4章第5章第6章第7章第8章電力電子器件·············&
2025-06-23 20:09