freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

pld運(yùn)動(dòng)計(jì)時(shí)器實(shí)驗(yàn)報(bào)告-資料下載頁(yè)

2025-04-14 04:42本頁(yè)面
  

【正文】 start:begin next_state = (pause)?counting:start。 clken = 139。b0。 rst = 139。b0。 end counting:begin next_state = (pause)?counting:stop1。 clken = 139。b1。 rst = 139。b0。 end stop1:begin next_state = (pause)?stopped:stop1。 clken = 139。b0。 rst = 139。b0。 end stopped:begin next_state = (pause)?stopped:start。 clken = 139。b0。 rst = 139。b0。 end endcaseendalways @(posedge clk_50M or negedge reset) begin if(!reset) current_state = clear。 else current_state = next_state。 endendmodule 綜合及設(shè)計(jì)實(shí)現(xiàn)在完成各模塊的HDL描述后,進(jìn)行語(yǔ)法的檢查,生成電路模塊設(shè)計(jì)頂層原理圖。加入用戶約束文件,確定對(duì)應(yīng)的管腳編號(hào),最后對(duì)原理圖進(jìn)行綜合和設(shè)計(jì)實(shí)現(xiàn)及生成下載文件。 各模塊原理圖的生成在當(dāng)前工程窗口中的Design Utilites項(xiàng)目中,雙擊Creat Schmatic Symbol命令,得到三個(gè)模塊control、timer、display原理圖,如下所示:圖8 控制模塊原理圖圖9 計(jì)數(shù)模塊原理圖圖10 顯示模塊原理圖 頂層原理圖的設(shè)計(jì)和綜合在工程中新建Schematic文件,命名為time_sch,并設(shè)置為頂層文件(選擇Set as top module),然后選擇放置上面生成的原理圖符號(hào),添加連線和I\O管腳,如下圖所示:圖11 頂層原理圖設(shè)計(jì)頂層原理圖生成后可以看到,3個(gè)模塊在其下方表示底層文件。新建UCF文件進(jìn)行管腳約束,這里使用直接輸入的方式實(shí)現(xiàn)。圖12 約束文件三 實(shí)驗(yàn)結(jié)果及總結(jié)經(jīng)過(guò)多次的調(diào)整修改后,將生產(chǎn)的程序文件下載到開(kāi)發(fā)板的芯片,實(shí)驗(yàn)現(xiàn)象完全符合要求,最終得到了預(yù)期的要求。下圖是實(shí)驗(yàn)結(jié)果:圖13 計(jì)時(shí)清零圖14 計(jì)時(shí)暫停在完成Verilog的實(shí)驗(yàn)的過(guò)程中,也遇到過(guò)一些問(wèn)題,比如在程序中直接使用分頻的方波周期信號(hào)做為另一個(gè)進(jìn)程的時(shí)鐘信號(hào)在綜合的時(shí)候提示“skew”時(shí)鐘偏移;再比如軟件給出一些error“Cannot mix blocking and non blocking assignments on signal”,是因?yàn)槭褂昧送瑫r(shí)阻塞和非阻塞方式對(duì)同一個(gè)信號(hào)賦值。雖然遇到了一些大大小小的問(wèn)題,但是通過(guò)向老師和同學(xué)請(qǐng)教以及在網(wǎng)絡(luò)上查找,最終都得到了解決。其實(shí)解決問(wèn)題的過(guò)程也是學(xué)習(xí)的過(guò)程,對(duì)Verilog和ISE的開(kāi)發(fā)使用流程有了更多的了解。通過(guò)這段時(shí)間的理論和實(shí)驗(yàn)的學(xué)習(xí),對(duì)PLD數(shù)字系統(tǒng)的設(shè)計(jì)有了基本的了解,覺(jué)得Verilog是一門很實(shí)用并且很靈活的硬件描述語(yǔ)言,比如對(duì)于實(shí)現(xiàn)同一功能的模塊,可以有好幾種描述方式,但是如果說(shuō)應(yīng)用于工程的話,還是比較贊同李輝老師講的那樣,即使是多寫(xiě)一些代碼,多占用一些硬件資源,也要保證穩(wěn)定性。FPGA系統(tǒng)開(kāi)發(fā)所涉及的內(nèi)容相當(dāng)?shù)膹V泛,在課堂上講的只不過(guò)是一些基礎(chǔ)知識(shí),如果要用到更深層次的應(yīng)用,還需要自己付出更多的努力!14
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報(bào)告相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1