電子線路實習(xí)報告-資料下載頁
2025-03-23 11:12本頁面
【正文】 波形圖及波形分析單位電壓是5V，由提要求可知輸入的方波最大最小值分別是+4V、4V，而輸出波形，即三角波的幅值應(yīng)是≥2/3的輸入電壓峰峰值，經(jīng)計算大約是≥。同時題要求輸出波形與輸入信號同相，由上面波形圖也可證明此設(shè)計電路正確。第四節(jié)：差分放大電路設(shè)計 電路設(shè)計要求：設(shè)計一個運(yùn)算電路，實現(xiàn)uo=3ui1247。2ui2運(yùn)算關(guān)系。 電路設(shè)計總體構(gòu)思按設(shè)計要求可知，實際上是對兩個信號實現(xiàn)比例相減運(yùn)算，因此，可以選擇如下原理圖中的減法電路，該電路的輸出電壓表達(dá)式為：Uo=（1+R4/R1）（R3/R2/(1+R3/R2)）ui1(R4/R1)ui2 通過合理的選擇電阻阻值就可以實現(xiàn)運(yùn)算要求。 電路參數(shù)計算及元件選擇由Uo=（1+R4/R1）（R3/R2/(1+R3/R2)）ui1(R4/R1)ui2 可知： （1+R4/R1）（R3/R2/(1+R3/R2)）=3 (R4/R1=2 通過求解可取 R1=10KΩ R2=0 R3=10KΩ R4=20KΩ 總體電路圖設(shè)計圖 電路分析：該電路雖然簡單，但實際設(shè)計中有一些問題必須考慮；其一，雖然可以通過恰當(dāng)選擇電阻實現(xiàn)要求的運(yùn)算，但在選擇電阻阻值時，除了考慮比例系數(shù)，還必須考慮輸入電阻的要求，同時為了減小零漂，還必須滿足兩個輸入端靜態(tài)電阻的匹配要求。這顯然增加了電阻阻值的選擇難度；其二，在運(yùn)算放大器的同相輸入端都有一定的共模信號，為提高電路的共模抑制比，運(yùn)算放大器必須選擇共模抑制比較高的運(yùn)放，這對運(yùn)放的選擇又提出了較高的要求，因此采用兩級放大器構(gòu)成的減法電路可以較好地解決上述問題。 Multisim軟件電路性能仿真數(shù)據(jù)測量圖 波形圖12
法律信息相關(guān)推薦
鄂ICP備17016276號-1