【正文】 amp。= ~(XT1OFF)。 // XT1 On UCSCTL6 |= XCAP_3。 // Internal load cap // Loop until XT1 fault flag is cleared do { UCSCTL7 amp。= ~(XT2OFFG + XT1LFOFFG + DCOFFG)。 // Clear XT2,XT1,DCO fault flags SFRIFG1 amp。= ~OFIFG。 // Clear fault flags }while (SFRIFG1amp。OFIFG)。 // Test oscillator fault flag P1DIR |= BIT2+BIT3。 // and output P1SEL |= BIT2+BIT3。 // and options select 例題 2： 產(chǎn)生占空比為 75%的 PWM波形 TA0CCR0 = 5121。 // PWM Period TA0CCTL1 = OUTMOD_7。 // CCR1 reset/set TA0CCR1 = 384。 // CCR1 PWM duty cycle TA0CCTL2 = OUTMOD_7。 // CCR2 reset/set TA0CCR2 = 128。 // CCR2 PWM duty cycle TA0CTL = TASSEL_1 + MC_1 + TACLR。 // ACLK, up mode, clear TAR __bis_SR_register(LPM3_bits)。 // Enter LPM3 __no_operation()。 // For debugger } 看門狗定時(shí)器 (Watch Dog Timer) 例題： 使用看門狗定時(shí)器功能產(chǎn)生一個(gè)方波（周期性地取反 ） include void main(void) { //WDTCTL = WDT_ADLY_1000。 // Set Watchdog Timer interval to 1000ms WDTCTL =WDT_ADLY_ //Set Watchdog Timer interval to 250ms SFRIE1 |= WDTIE。 // Enable WDT interrupt P1DIR |= 0x01。 // Set to output direction _BIS_SR(LPM0_bits +GIE)。 // Enter LPM0 w/ interrupt } // Watchdog Timer interrupt service routine pragma vector=WDT_VECTOR __interrupt void watchdog_timer(void) { P1OUT ^= 0x01。 // Toggle DMA控制器 120 DMA (Direct Memory Access)，直接存儲(chǔ)器存?。河糜布?shí)現(xiàn)存儲(chǔ)器與存儲(chǔ)器之間或存儲(chǔ)器與 I\O設(shè)備之間直接進(jìn)行高速數(shù)據(jù)傳送，不需要 CPU的干預(yù)。 DMA控制器的結(jié)構(gòu)與特性 ? 數(shù)據(jù)傳送不需要 CPU介入，完全由 DMA控制器自行管理 ? 在整個(gè)地址空間范圍內(nèi)傳輸數(shù)據(jù) ? 能夠提高片內(nèi)外設(shè)數(shù)據(jù)吞吐能力，實(shí)現(xiàn)高速傳輸 ? 減少系統(tǒng)功耗 ? 字節(jié)和字?jǐn)?shù)據(jù)可以混合傳送 ? 4種傳輸尋址模式 ? 觸發(fā)方式靈活：邊沿或電平觸發(fā) ? 單個(gè)、塊或突發(fā)傳輸模式 ? 8個(gè)獨(dú)立 DMA通道，可配置通道優(yōu)先權(quán) DMA 結(jié)構(gòu)框圖 DMA控制器的配置和操作 DMA觸發(fā)源 每個(gè) DMA通道的初始化是完全獨(dú)立的，通過(guò)各自的控 制位 DMAxTSEL來(lái)選擇觸發(fā)事件：當(dāng)相應(yīng)的觸發(fā)源準(zhǔn)備 就緒時(shí)，會(huì)向 DMA控制器發(fā)出 DMA請(qǐng)求。 DMA觸發(fā)信號(hào)方式 ?邊沿觸發(fā)： 控制位 DMALEVEL復(fù)位時(shí)，觸發(fā)信號(hào)的上 升沿觸發(fā) DMA操作 ?電平觸發(fā)： 控制位 DMALEVEL置位表示高電平觸發(fā)方式 DMA傳輸模式 DMA控制器有以下 6種傳輸模式： ?單字或單字節(jié)傳輸 ?塊傳輸 ?突發(fā)塊傳輸 ?重復(fù)單字或者單字節(jié)傳輸 ?重復(fù)塊傳輸 ?重復(fù)突發(fā)塊傳輸 DMARMWDIS=0， CPU讀寫操作時(shí)，允許發(fā)生 DMA傳輸； DMARMWDIS=1， CPU讀寫操作時(shí)，禁止發(fā)生 DMA傳輸； 要停止 DMA操作，可采用如下兩種方式 ?NMI中斷結(jié)束 DMA操作 ?突發(fā)塊傳輸模式能通過(guò)清除 DMAEN位來(lái)停止 DMA操作。 ?固定優(yōu)先級(jí)方式 ?循環(huán)優(yōu)先級(jí)方式 DMA優(yōu)先級(jí) 進(jìn)行傳輸?shù)耐ǖ? 新優(yōu)先級(jí) ? DMA與系統(tǒng)中斷 系統(tǒng)中斷不能打斷 DMA傳輸，直到 DMA傳輸結(jié)束才能被響應(yīng)。如果 ENNMI置位， NMI中斷可以打斷DMA傳輸。 ? DMA控制器中斷 在任何傳輸模式下，只要 DMAxSZ寄存器 的內(nèi)容減為 0，相應(yīng)通道的中斷標(biāo)志就被置位。如果與之對(duì)應(yīng)的 DMAIE和 GIE也置位，則可以產(chǎn)生中斷請(qǐng)求。 DMA寄存器 DMA應(yīng)用舉例 例 1： 利用 DMA控制器將數(shù)據(jù)塊由 RAM的 220h240h單元傳輸?shù)?40h260h單元。 include void main(void) { WDTCTL = WDTPW + WDTHOLD。 P1DIR |= 0x01。 __data16_write_addr((unsigned short) amp。DMA0SA,(unsigned long) 0x220)。 __data16_write_addr((unsigned short) amp。DMA0DA,(unsigned long) 0x240)。 DMA0SZ = 0x010。 DMA0CTL = DMADT_5 + DMASRCINCR_3 + DMADSTINCR_3 + DMAEN。 for (。) { P1OUT |= 0x01。 DMA0CTL |= DMAREQ。 P1OUT amp。= ~0x01。 } } include const unsigned char testconst[] = { 0x00, 0x03, 0x02, 0x03, 0x00, 0x01 }。 void main(void) { WDTCTL = WDTPW + WDTHOLD。 P1DIR |= BIT0+BIT1。 DMACTL0 |= DMA0TSEL_1。 __data16_write_addr((unsigned short) amp。DMA0SA,(unsigned int)testconst)。 __data16_write_addr((unsigned short) amp。DMA0DA,(unsigned int) amp。P1OUT)。 DMA0SZ = sizeof testconst。 DMA0CTL = DMADT_4 + DMASRCINCR_3 + DMASBDB + DMAEN。 TA0CTL = TASSEL_2 + MC_2。 _BIS_SR(LPM0_bits)。 } 例 2： 利用 DMA控制器將數(shù)據(jù)給端口 P1輸出一個(gè)字節(jié)串（ ACLK、SMCLK和 MCLK采用默認(rèn)值）