火災電氣監(jiān)控系統(tǒng)_upd6450在收費監(jiān)控系統(tǒng)中的應用-資料下載頁
2025-02-09 09:40本頁面
【正文】 低電平時,upd6450才可讀取cpu輸入的串行數(shù)據(jù)(先高位后低位),并在stb的上升沿將該8位串行數(shù)據(jù)寫入其內部寄存器。 圖2 控制時序圖3 電路原理 4單片機接口及電路實現(xiàn) 字符疊加部分電路原理圖如圖3所示,電路包括行場同步分離電路lm188upd6450,單片機89c52. 由于upd6450需要用外部疊加信號的行同步hsync和幀同步vsync信號作為其內部疊加及顯示的基準。為了能從外部疊加的復合視頻信號給upd6450提供h/v定時信號,采用了national公司的同步分離集成電路:lm1881。輸入的視頻信號經(jīng)處理后送到lm1881的復合視頻信號輸入,lm1881分離出復合同步信號、垂直同步信號等。lm1881的垂直同步信號和脈沖后沿輸出分別送到upd6450的vsync端和hsync端,供upd6450內部疊加時序使用。 5軟件設計 upd6450的串行接口采用了非標準的4線接口,有其自身的通信時序,因此不能直接用52芯片的串行接口,～,然后用軟件模擬所需時序,實現(xiàn)89c52與upd6450之間的通信。 單片機的時序模擬程序如下: void u6450_send(uchar outdata) { uchar i。 for(i=0。i 本文為全文原貌 未安裝pdf瀏覽器用戶請先下載安裝 原版全文
規(guī)章制度相關推薦
鄂ICP備17016276號-1