[法學(xué)]洪第2章8086cpu結(jié)構(gòu)-資料下載頁(yè)
2025-01-21 13:18本頁(yè)面
【正文】 16 S6～ S3 READY （高電平） IO/M* RD* T1狀態(tài) —— 輸出 20位存儲(chǔ)器地址 A19～ A0 IO/M*輸出低電平，表示存儲(chǔ)器操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) RD* T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 存儲(chǔ)器寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) A19～ A16 S6～ S3 READY （高電平） IO/M* WR* T1狀態(tài) —— 輸出 20位存儲(chǔ)器地址 A19～ A0 IO/M*輸出低電平，表示存儲(chǔ)器操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) WR*和數(shù)據(jù) D7～ D0 T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 完成數(shù)據(jù)傳送 I/O讀總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸入數(shù)據(jù) S6～ S3 READY （高電平） IO/M* RD* 0000 T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) RD* T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 I/O寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) 0000 S6～ S3 READY （高電平） IO/M* WR* T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) WR*和數(shù)據(jù) D7～ D0 T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 完成數(shù)據(jù)傳送 插入等待狀態(tài) Tw ? 同步時(shí)序通過插入等待狀態(tài)，來使速度差別較大的兩部分保持同步 ? 在 讀寫總線周期中，判斷是否插入 Tw ? 1. 在 T3的前沿檢測(cè) READY引腳是否有效 ? 2. 如果 READY無效，在 T3和 T4之間插入一個(gè)等效于 T3的 Tw ，轉(zhuǎn) 1 ? 3. 如果 READY有效，執(zhí)行完該 T狀態(tài)，進(jìn)入 T4狀態(tài) 111 101 A15～ A8 A19～ A16 S6～ S3 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 由 8288 產(chǎn)生 輸入數(shù)據(jù) A7～ A0 AD7～ AD0 T4 T3 T2 T1 DT/R* MRDC* 最大組態(tài)的寫總線時(shí)序 111 110 T4 T3 T2 T1 A15～ A8 A19～A16 S6～ S3 由 8288 產(chǎn)生 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 寫命令 AD7～ AD0 A7～ A0 輸出數(shù)據(jù) DT/R* AMWTC* MWTC* 各狀態(tài)下的操作 ? T1狀態(tài)：傳送地址信息 ? 從地址 /數(shù)據(jù)復(fù)用線 AD15～ AD0和地址 /狀態(tài)復(fù)用線 A19/S6～ A16/S3發(fā)存儲(chǔ)器單元地址(20位 )或發(fā) I/O端口地址 (16位 )。 ? 鎖存地址信號(hào) ALE輸出一個(gè)正脈沖作 8282地址鎖存器的地址鎖存信號(hào)。 T2狀態(tài) ： 地址信息傳送完畢為傳送數(shù)據(jù)作準(zhǔn)備 ? 1）地址信號(hào)消失，此時(shí) AD15～ AD0進(jìn)入高阻緩沖期，以便為讀入數(shù)據(jù)作準(zhǔn)備。 ? 2） A19/S6～ A16/S3及 7線開始輸出狀態(tài)信息 /SBHET3狀態(tài)：傳送數(shù)據(jù)到數(shù)據(jù)線 ? 把數(shù)據(jù)送上數(shù)據(jù)總線 AD15~AD0， MEMW，MEWR IOR、 IOW 有效。 ? 當(dāng)系統(tǒng)中的存儲(chǔ)器或外設(shè)的工作速度較慢，將通過8284A時(shí)鐘產(chǎn)生器給 CPU送一個(gè) READY信號(hào)。 CPU當(dāng)采到的 READY=0時(shí)（表示“末就緒”），就會(huì)在 T3和 T4之間插入 1個(gè)或多個(gè)等待狀態(tài) TW。 T4狀態(tài)：總線結(jié)束周期 ， 表明 CPU（或外設(shè)）已從數(shù)據(jù)線上取走穩(wěn)定出現(xiàn)在數(shù)據(jù)線上的數(shù)據(jù)，各控制和狀態(tài)信號(hào)失效，從而撤銷數(shù)據(jù)信息 8086到 80386的改進(jìn) ： ?16位寄存器發(fā)展為 32位寄存器； ?增加了保護(hù)方式； ?引入了多任務(wù)、任務(wù)切換的概念； ?引入了四級(jí)特權(quán)機(jī)制，程序能在不同特權(quán)間切換； ?引入了存儲(chǔ)器管理單元 MMU； ?增加了新指令。 ?由 1MB— 4GB 5MHZ— 33MHZ ?由并行工作方式 1條流水線工作方式 Intel 8086系列微處理器簡(jiǎn)介 80386的主要特性 ? 靈活的 32位微處理器，提供 32位的指令。 ? 提供 32位外部總線接口，最大數(shù)據(jù)傳輸速率為 32Mbps。 ? 具有片內(nèi)集成的存儲(chǔ)器管理部件 MMU，可支持虛擬存儲(chǔ)和特權(quán)保護(hù) 。 ? 具有實(shí)地址方式、保護(hù)方式和虛擬 8086方式。 ? 具有極大的尋址空間。 ? 通過配用數(shù)值協(xié)處理器可支持高速數(shù)值處理。 ? 在目標(biāo)碼一級(jí)與 808 80286芯片完全兼容。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1