【正文】 。 積分采樣對交流噪聲有很強的抑制能力；如果選擇采樣時間 T1為 20ms的整數倍時 ， 則可有效地抑制工頻干擾 。 缺點： 轉換速度較慢 。 完成一次 A/D轉換至少需要 （ T1＋ T2） 時間 ， 每秒鐘一般只能轉換幾次到十幾次 。 因此它多用于精度要求高 、 抗干擾能力強而轉換速度要求不高的場合 。 優(yōu)點 2：具有 良好的穩(wěn)定性 ，可實現 高精度 。由于在轉換過程中通過兩次積分把 UI和 UREF之比變成了兩次計數值之比，故轉換結果和精度與 R、 C無關。 2022/2/17 57 ADC的主要技術參數 分辨率是指 A/D轉換器輸出數字量的最低位變化一個數碼時，對應輸入模擬量的變化量。 通常以 ADC輸出數字量的位數表示分辨率的高低 ，因為位數越多 ， 量化單位就越小 ， 對輸入信號的分辨能力也就越高 。 例如，輸入模擬電壓滿量程為 10V，若用 8位 ADC轉換時，其分辨率為 10V/28＝ 39mV， 10位的 ADC是，而 12位的 ADC為 。 2022/2/17 58 2. 轉換誤差 轉換誤差表示 A/D轉換器實際輸出的數字量與理論上的輸出數字量之間的差別 。 通常以輸出誤差的最大值形式給出 。 轉換誤差也叫 相對精度 或 相對誤差 。 轉換誤差常用 最低有效位的倍數 表示 。 例如某 ADC的相對精度為 177。 (1/2)LSB， 這說明理論上應輸出的數字量與實際輸出的數字量之間的誤差不大于最低位為 １ 的一半 。 2022/2/17 59 3. 轉換速度 完成一次 A/D轉換所需要的時間叫做轉換時間 ，轉換時間越短 ， 則轉換速度越快 。 雙積分 ADC的轉換時間在幾十毫秒至幾百毫秒之間； 逐次比較型 ADC的轉換時間大都在 10～ 50μs之間； 并行比較型 ADC的轉換時間可達 10ns。 2022/2/17 60 集成 A/D轉換器及其應用 舉例 集成 A/D轉換器規(guī)格品種繁多 ， 常見的有ADC080 ADC080 MC14433等 。 1. ADC0809 A/D轉換器 ADC0809是一種逐次比較型 A/D轉換器。 2022/2/17 61 ADC0809是常見的集成 ADC。它是采用CMOS工藝制成的八位八通道單片 A/D轉換器，采用逐次逼近型 ADC，適用于分辨率較高而轉換速度適中的場合。 ADC0809的結構框圖及管腳排列圖如圖 所示。它由八路模擬開關、地址鎖存與譯碼器、ADC、三態(tài)輸出鎖存緩沖器組成。 2022/2/17 62 集成 ADC0809電路的內部結構框圖 2022/2/17 63 ADC0809的管腳排列圖 2022/2/17 64 芯片上各引腳的名稱和功能如下： IN0～ IN7: 八路單端模擬輸入電壓的輸入端。 UR(+) 、 UR()：基準電壓的正、負極輸入端。由此輸入基準電壓，其中心點應在 UCC/2附近，偏差不應超過。 START: 啟動脈沖信號輸入端。當需啟動 A/D轉換過程時，在此端加一個正脈沖，脈沖的上升沿將所有的內部寄存器清零，下降沿時開始 A/D轉換過程。 ADDA、 ADDB、 ADDC: 模擬輸入通道的地址選擇線。 2022/2/17 65 ALE: 地址鎖存允許信號，高電平有效。當 ALE=1時， 將地址信號有效鎖存，并經譯碼器選中其中一個通道。 CLK: 時鐘脈沖輸入端。 D0～ D7：轉換器的數碼輸出線， D7為高位， D0為 低位。 OE: 輸出允許信號，高電平有效。當 OE=1時，打開 輸出鎖存器的三態(tài)門，將數據送出。 EOC: 轉換結束信號，高電平有效。在 START信號上 升沿之后 1～ 8個時鐘周期內， EOC信號輸出變?yōu)榈碗娖剑? 標志轉換器正在進行轉換，當轉換結束，所得數據可以讀 出時， EOC變?yōu)楦唠娖剑鳛橥ㄖ邮軘祿脑O備取該數 據的信號。 2022/2/17 66 例： ADC0809實訓線路 2022/2/17 67 （ 1） 8路輸入模擬信號 1V～ ， 由 +5V電源經電阻 R分壓組成；變換結果 D0～ D7接邏輯顯示器輸入插口 ， CP時鐘脈沖由計數脈沖源提供 ， 取 f=100kHz； A0～ A2地址端接邏輯電平輸出插口 。 （ 2） 接通電源后 ， 在啟動端 （ START）加一正單次脈沖 ， 下降沿一到即開始 A/D轉換 。 2022/2/17 68 本章小結 D/A轉換器和 A/D轉換器作為模擬量和數字量之間的轉換電路，在信號檢測、控制、信息處理等方面發(fā)揮著越來越重要的作用。 D/A轉換的基本思想是 權電流相加 。電路通過輸入的數字量控制各位電子開關，決定是否在電流求和點加入該位的權電流。倒 T形電阻網絡是應用較廣的電路結構。 2022/2/17 69 A/D轉換須經過 采樣、保持、量化、編碼 四個步驟才能完成。采樣、保持由采樣－保持電路完成；量化和編碼須在轉換過程中實現。 逐次比較型 ADC是將輸入模擬信號和 DAC依次產生的比較電壓逐次比較。 雙積分型 ADC則是通過兩次積分，將輸入模擬信號轉換成與之成正比的時間間隔，并在該時間間隔內對時鐘脈沖進行計數來實現轉換的。 可供我們選擇使用的集成 ADC和 DAC芯片種類很多，應通過查閱手冊，在理解其工作原理的基礎上，重點把握這些芯片的 外部特性 以及與其它電路的 接口方法 。 2022/2/17 70 作業(yè)題 P226