【導(dǎo)讀】一門(mén)軟硬件相互結(jié)合的重要課程。本課程以IA-32處理器和32位匯編語(yǔ)言為主體介紹32. 編程，通過(guò)微機(jī)總線技術(shù)，理解處理器與半導(dǎo)體存貯器的連接、常用I/O接口的連接方法，以及外設(shè)進(jìn)行數(shù)據(jù)傳送的方法；本著硬件與軟件相結(jié)合的原則，講授常用微機(jī)接口應(yīng)用技術(shù)；并對(duì)各種提高處理器性能的最新技術(shù)有所了解。結(jié)構(gòu)，通過(guò)熟悉Windows控制臺(tái)環(huán)境了解微型機(jī)軟件系統(tǒng)。了解處理器、通用處理器和專(zhuān)用處理器的含義，熟悉字長(zhǎng)、時(shí)鐘頻率、集成度和摩爾定律的含義。量技術(shù)、多媒體指令、Intel64結(jié)構(gòu)、動(dòng)態(tài)執(zhí)行技術(shù)、多核技術(shù)的概念。存儲(chǔ)器地址、讀寫(xiě)操作的含義）、取指－譯碼－執(zhí)行周期的含義。列機(jī)、兼容機(jī)）的思想。本章內(nèi)容屬于概述性質(zhì)，需要大家了解基本概念。算指令，移位指令。雖然指令很多，但注意重點(diǎn)掌握基本指令。令，也是后續(xù)章節(jié)主要使用的指令?！撝噶钪械牟僮鲾?shù)可以采用何種尋址方式。

　　

【正文】 ，到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間；存取周期表示兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔。存取周期大于等于存取時(shí)間。 ⑦ 虛擬存儲(chǔ)器是由操作系統(tǒng)利用輔助存儲(chǔ)器、以磁盤(pán)文件形式建立的、在主存儲(chǔ)器與輔助存儲(chǔ)器之間 的一個(gè)存儲(chǔ)器。 ⑧ DRAM 芯片容量大、芯片小，高集成度，引腳數(shù)量少。故 DRAM 芯片將地址引腳分時(shí)復(fù)用，即用一組地址引腳傳送兩批地址。第一批地址稱(chēng)行地址，第二批地址稱(chēng)列地址。 判斷題（ 8） ① 錯(cuò) ② 對(duì) ⑤ 對(duì) ⑥ 錯(cuò) ⑧ 對(duì) 填空題（ 7） ③ 隨機(jī)存取存儲(chǔ)器，丟失，只讀存儲(chǔ)器，讀取，不會(huì)丟失 ④ 8， 13， 8 ⑤ 2 ⑥（ UV） EPROM， Flash Memory ⑦ 58000H， 5FFFFH， 32KB 為解決容量、速度和價(jià)格的矛盾，存儲(chǔ) 系統(tǒng)采用金字塔型層次結(jié)構(gòu)，單位價(jià)格和速度自上而下逐層減少，容量自上而下逐層增加。 存儲(chǔ)系統(tǒng)的各層存儲(chǔ)部件自上而下依次是： CPU 寄存器、高速緩存、主存存儲(chǔ)器(RAM/ROM)，輔助存儲(chǔ)器如磁盤(pán)、光盤(pán)等。 CPU 寄存器、高速緩存器集成在 CPU 芯片上，對(duì)用戶來(lái)說(shuō)，是透明的，它們用于暫存主存和處理器交互的數(shù)據(jù)，以減少頻繁讀取主存而影響處理器速度；主存儲(chǔ)器則可和處理器直接交換數(shù)據(jù)，而輔助存儲(chǔ)器必須經(jīng)過(guò)主存存儲(chǔ)器，才可與處理器進(jìn)行數(shù)據(jù)交換。 SRAM 是靜態(tài)讀寫(xiě)存儲(chǔ)器芯片，它以觸發(fā)器為基本存儲(chǔ)單元，以其兩種穩(wěn)定狀態(tài) 表示邏輯 0 和邏輯 1。 DRAM 是動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器芯片，它以單個(gè) MOS 管為基本存儲(chǔ)單元，以極間電容充放電表示兩種邏輯狀態(tài)，需要不斷刷新保持信息正確。 NVRAM 多指帶有后備電池的 SRAM 芯片，這種芯片采用 CMOS 制造工藝設(shè)計(jì)以減少用電。 DRAM 以單個(gè) MOS 管為基本存儲(chǔ)單元，以極間電容充放電表示兩種邏輯狀態(tài)。由于極間電容的容量很小，充電電荷自然泄漏會(huì)很快導(dǎo)致信息丟失，所以要不斷對(duì)它進(jìn)行刷新操作、即讀取原內(nèi)容、放大再寫(xiě)入。 存儲(chǔ)系統(tǒng)的刷新控制電路提供刷新行地址，將存儲(chǔ) DRAM 芯片中的某一行選中刷新。實(shí)際上 ，刷新控制電路是將刷新行地址同時(shí)送達(dá)存儲(chǔ)系統(tǒng)中所有 DRAM 芯片，所有 DRAM 芯片都在同時(shí)進(jìn)行一行的刷新操作。 刷新控制電路設(shè)置每次行地址增量，并在一定時(shí)間間隔內(nèi)啟動(dòng)一次刷新操作，就能夠保證所有 DRAM 芯片的所有存儲(chǔ)單元得到及時(shí)刷新。 掩膜 ROM：通過(guò)掩膜工藝、將要保存的信息直接制作在芯片當(dāng)中，以后再也不能更改。 OTPROM：該類(lèi)芯片出廠時(shí)存儲(chǔ)的信息為全“ 1”，允許用戶進(jìn)行一次性編程，此后便不能更改。 EPROM：一般指可用紫外光擦除、并可重復(fù)編程的 ROM。 EEPROM：也常表達(dá)為 E2PROM， 其擦除和編程（即擦寫(xiě)）通過(guò)加電的方法來(lái)進(jìn)行，可實(shí)現(xiàn)“在線編程”和“在應(yīng)用編程” Flash ROM：是一種新型的電擦除可編程 ROM 芯片，能夠很快擦除整個(gè)芯片內(nèi)容。 第 7 章 輸入輸出接口 簡(jiǎn)答題（ 10） ① 外部設(shè)備，在工作原理、驅(qū)動(dòng)方式、信息格式、以及工作速度等方面彼此差別很大，與處理器的工作方式也大相徑庭。所以，外設(shè)不能像存儲(chǔ)器芯片那樣直接與處理器相連，必須經(jīng)過(guò)一個(gè)中間電路。 ② 數(shù)據(jù)緩沖用于匹配快速的處理器與相對(duì)慢速的外設(shè)或兩個(gè)功能部件速度不匹配的數(shù)據(jù)交換。 ③ 處理器向接口芯片 相應(yīng)端口寫(xiě)入特定的數(shù)據(jù)，用于選擇 I/O 芯片的工作方式 或控制外設(shè)工作 ，該數(shù)據(jù)稱(chēng)命令字或控制字。 ⑧ 在查詢(xún)程序中 ， 當(dāng)查詢(xún)超過(guò)了規(guī)定的時(shí)間，設(shè)備仍未就緒時(shí)， 就 引發(fā)超時(shí)錯(cuò)誤。 ⑩ 外部中斷是由處理器外部提出中斷請(qǐng)求引起的程序中斷。相對(duì)于處理器來(lái)說(shuō)，外部中斷是隨機(jī)產(chǎn)生的，所以是真正意義上的中斷。 判斷題（ 8） ④ 錯(cuò) ⑤ 錯(cuò) ⑥ 錯(cuò) ⑦ 對(duì) ⑧ 錯(cuò) 填空題（ 9） ② I/O 獨(dú)立，輸入輸出（ I/O）指令，直接尋址， DX 寄存器間接尋址 ③ I/O 端口（接口，外設(shè)），處理器 （主機(jī)）， I/O 讀 ⑥ 直接存儲(chǔ)器存取， DMA 請(qǐng)求，總線請(qǐng)求，總線響應(yīng)，高阻， DMAC（ DMA 控制器） ⑦ 除法錯(cuò)， 2 ⑨ 1KB， 20H， 4， F010H∶ 2300H again: mov dx,8000h in al,dx cmp al,0feh 。 D7～ D0＝ 11111110B ？ jz next1 。 單獨(dú)按下 K0，轉(zhuǎn)移到 next1 cmp al,0fdh 。 D7～ D0＝ 11111101B ？ jz next2 。 單獨(dú)按下 K1，轉(zhuǎn)移到 next2 jmp again 。 其它情 況不點(diǎn)亮 next1: mov cx,8 mov al,1 。 從 K0 開(kāi)始 next11: out dx,al 。 某個(gè) LED 電亮 call delay 。 延時(shí) 200ms shl al,1 。 rol al,1 loop next11 jmp again next2: mov cx,8 mov al,80h 。 從 K7 開(kāi)始 next21: out dx,al 。 某個(gè) LED 電亮 call delay 。 延時(shí) 200ms shr al,1 。 ror al,1 loop next21 jmp again mov bx, offset buffer mov cx,100 again: mov dx,0ffe2h status: in al,dx 。 查詢(xún)一次 test al,01h jz status mov dx,0ffe0h in al,dx 。 輸入一個(gè)字節(jié) mov [bx],al inc bx loop again 。 循環(huán)，輸入 100 個(gè)字節(jié) mov bx,offset addr again: cmp byte ptr [bx],0 jz done status: in al,80h 。 查詢(xún) test al,80h jnz status mov al,[bx] out 80h,al 。 輸出一個(gè)字節(jié) inc bx jmp again 。 循環(huán) done: 中斷源：能引起中斷的事件或原因。 中斷請(qǐng)求：是外設(shè)通過(guò)硬件信號(hào)的形式、向處理器引腳發(fā)送有效請(qǐng)求信號(hào)。 中斷響應(yīng)：中斷響應(yīng)是在滿足一定條件時(shí)，處理器進(jìn)入中斷響應(yīng)總線周期。 關(guān)中斷：禁止處理器響應(yīng)可屏蔽中斷。 開(kāi)中斷：允許處理器響應(yīng)可屏蔽中斷。 中斷返回：處理器執(zhí)行中斷返回指令 ，將斷點(diǎn)地址從堆棧中彈出，程序返回?cái)帱c(diǎn)繼續(xù)執(zhí)行原來(lái)的程序。 中斷識(shí)別：處理器識(shí)別出當(dāng)前究竟是哪個(gè)中斷源提出了請(qǐng)求，并明確與之相應(yīng)的中斷服務(wù)程序所在主存位置。 中斷優(yōu)先權(quán)：為每個(gè)中斷源分配一級(jí)中斷優(yōu)先權(quán)，即系統(tǒng)設(shè)計(jì)者事先為每個(gè)中斷源確定處理器響應(yīng)他們的先后順序。 中斷嵌套：在一個(gè)中斷處理過(guò)程中又有一個(gè)中斷請(qǐng)求被響應(yīng)處理，稱(chēng)為中斷嵌套。 中斷處理：接到中斷請(qǐng)求信號(hào)后，隨之產(chǎn)生的整個(gè)工作過(guò)程，稱(chēng)中斷處理。 中斷服務(wù)：指處理器執(zhí)行相應(yīng)的中斷服務(wù)程序，進(jìn)行數(shù)據(jù)傳送等處理工作。 DMA 讀：存儲(chǔ)器的數(shù)據(jù)在 DMA 控制器控制下被讀出傳送給外設(shè)。 DMA 寫(xiě) ： 外設(shè)的數(shù)據(jù) 在 DMA 控制器控制下 被寫(xiě)入存儲(chǔ)器。 單字節(jié)傳送方式：每次 DMA 傳送時(shí)僅傳送一個(gè)字節(jié)。傳送一個(gè)字節(jié)之后， DMA 控制器釋放系統(tǒng)總線，將控制權(quán)還給 處理器 。 數(shù)據(jù)塊傳送： DMA 傳送啟動(dòng)后就連續(xù)地傳送數(shù)據(jù)，直到規(guī)定的字節(jié)數(shù)傳送完。 請(qǐng)求傳送： DMA 傳送由請(qǐng)求信號(hào)控制。如果請(qǐng)求信號(hào)一直有效，就連續(xù)傳送數(shù)據(jù)；但當(dāng)請(qǐng)求信號(hào)無(wú)效時(shí)， DMA 傳送被暫時(shí)中止。 設(shè)置 80H 號(hào)中斷向量。 考試模擬題參考解答 一、單項(xiàng)選擇題（ 10 分，每小題 2 分） 1. C 2. D 3. B 4. B 5. A 二、對(duì)錯(cuò)判斷題（ 10 分，每小題 2 分） 1. 錯(cuò) 2. 錯(cuò) 3. 對(duì) 4. 對(duì) 5. 錯(cuò) 三、填空題（ 10 分，每空 2 分） 1. 直接存儲(chǔ)器存取（ Direct Memory Access） 2. 13， 8 3. I/O 端口（接口、外設(shè)），處理器（主機(jī)） 四、問(wèn)答題（ 30 分，每小題 6 分） 1. 答： 8 個(gè) 32 位通用寄存器： EAX EBX ECX EDX ESI EDI EBP ESP 8 個(gè) 16 位通用寄存器： AX BX CX DX SI DI BP SP 其中前 4 個(gè) 16 位寄存器又可以分成 8 個(gè) 8位通用寄存器： AL AH BL BH CL CH DL DH 2. 答： 零位標(biāo)志 ZF，當(dāng)運(yùn)算結(jié)果為 0， ZF＝ 1；否則 ZF＝ 0。 3. 答： 存儲(chǔ)器讀： M/IO*高電平、 WR*高電平和 RD*低電平 存儲(chǔ)器寫(xiě)： M/IO*高電平、 WR*低電平和 RD*高電平 I/O 讀： M/IO*低電平、 WR*高電平和 RD*低電平 I/O 寫(xiě)： M/IO*低電平、 WR*低電平和 RD*高電平 4. 答： 中斷識(shí)別：處理器識(shí)別出當(dāng)前究竟是哪個(gè)中斷源提出了請(qǐng)求，并明確與之相應(yīng) 的中斷服務(wù)程序所在主存位置。 中斷優(yōu)先權(quán)：為每個(gè)中斷源分配一級(jí)中斷處理的級(jí)別，即系統(tǒng)設(shè)計(jì)者事先為每個(gè)中斷源確定處理器響應(yīng)他們的先后順序。 中斷嵌套：在一個(gè)中斷處理過(guò)程中又有一個(gè)中斷請(qǐng)求被響應(yīng)處理，稱(chēng)為中斷嵌套。 5. 答： 為解決容量、速度和價(jià)格的矛盾，存儲(chǔ)系統(tǒng)采用金字塔型層次結(jié)構(gòu)，單位價(jià)格和速度自上而下逐層減少，容量自上而下逐層增加。 存儲(chǔ)系統(tǒng)的各層存儲(chǔ)部件自上而下依次是： CPU 寄存器、高速緩存、主存存儲(chǔ)器，輔助存儲(chǔ)器如磁盤(pán)、光盤(pán)等。 CPU 寄存器、高速緩存器集成在 CPU 芯片上，對(duì)用戶來(lái)說(shuō)，是透明的，它們用 于暫存主存和處理器交互的數(shù)據(jù)，以減少頻繁讀取主存而影響處理器速度；主存儲(chǔ)器則可和處理器直接交換數(shù)據(jù)，而輔助存儲(chǔ)器必須經(jīng)過(guò)主存存儲(chǔ)器，才可與處理器進(jìn)行數(shù)據(jù)交換。 五、程序閱讀題（ 20 分，每小題 10 分） 1. EAX＝ 1358AH， EBX＝ 0 （＝ jnl）， mov eax,ebx（或 xchg eax,ebx） 六、程序設(shè)計(jì)題（ 20 分，每小題 10 分） 1. 答 ： ① xyz dword 45h,0f000h,89h ② add edx,4578h ③ buffer byte 100 dup(?) ④ and esi,0fffffffeh ⑤ pop edi 2. 答 ： mov esi,offset string xor eax,eax 。EAX 用于記錄個(gè)數(shù) again: cmp byte ptr [esi],0 jz done inc eax 。相等、是空格，空格個(gè)數(shù)加 1 inc esi jmp again 。繼續(xù)循環(huán) done: 。個(gè)數(shù)保存在 EAX 中