【正文】 電子工程學(xué)院或 ?理想集成運(yùn)放有 兩個(gè)重要特性：虛短和虛斷。(1)虛短 兩輸入端的電位相等 u+= u?? 由于集成運(yùn)放的輸出電壓為有限值，而理想集成運(yùn)放的 Auo = ?，則? 從上式看，集成運(yùn)放的兩個(gè)輸入端好象是短路，但并不是真正的短路，所以稱為 虛短。? 只有集成運(yùn)放工作于線性狀態(tài)時(shí)，才存在虛短。Date 89集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院即集成運(yùn)放兩輸入端的輸入電流為零 i+= i? (2)虛斷? 由于集成運(yùn)放的輸入電阻為無窮大，因而流入兩個(gè)輸入端的電流為零，即? 從上式看，集成運(yùn)放的兩個(gè)輸入端好象是斷路，但并不是真正的斷路，所以稱為 虛斷。Date 90集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院3. 集成運(yùn)放的理想等效模型圖 142 理想運(yùn)放等效模型? 由集成運(yùn)放的理想條件和兩個(gè)重要特性，可得到集成運(yùn)放的理想等效模型。Date 91集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 實(shí)際運(yùn)放與理想運(yùn)放的誤差 Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差 Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差 Uos不為零時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差Date 92集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差? 實(shí)際運(yùn)放的 Ad不是無窮大，而是有限值，實(shí)際運(yùn)放和理想運(yùn)放存在誤差， “虛地點(diǎn) ”要移動(dòng)。? 下面分析運(yùn)放的其它條件均為理想條件， 只有 Ad不理想，即 Ad為有限值時(shí)的情況。? 當(dāng) Ad為有限值時(shí)，集成運(yùn)放的 輸出電壓為Date 93集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 151 考慮 Ad影響后 的實(shí)際運(yùn)放模型圖中 整理得 ? 實(shí)際運(yùn)放的虛地點(diǎn)不在 M點(diǎn)，而是移動(dòng)到 Q點(diǎn)。? 當(dāng) Ad為有限值時(shí)分析運(yùn)放電路，要用圖 151。Date 94集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院代入上式得將 Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差? 下面再討論運(yùn)放的其它參數(shù)為理想條件，而 Ac和 Ad不是理想條件的情況。? 當(dāng) Ad為有限值、 Ac不為零時(shí)，集成運(yùn)放輸出電壓為Date 95集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院令則所以，當(dāng)同時(shí)考慮 Ad為有限值、 Ac不為零時(shí)，虛地點(diǎn)要再次發(fā)生移動(dòng)，如圖所示。圖 152 考慮 Ad、 Ac影響 的實(shí)際運(yùn)放模型下面再求虛地點(diǎn)的位置得虛地點(diǎn)不在 M點(diǎn)和 N點(diǎn)，而是移動(dòng)到了 P點(diǎn)。 Date 96集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院如果再假定 Ad為無窮大，則有 Uos不為零時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差? 下面再討論運(yùn)放的其它參數(shù)為理想條件，而 Uos不是理想條件的情況，即 Uos不為零的情況。? 理想運(yùn)放電路，當(dāng)零輸入時(shí)，應(yīng)是零輸出，但實(shí)際運(yùn)放電路并非如此，當(dāng)零輸入時(shí)，輸出并不為零。? 當(dāng) Uos不為零、同時(shí)考慮 Ad為有限值時(shí)，集成運(yùn)放的輸出電壓為Date 97集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 153 考慮 Uos存在后的實(shí)際運(yùn)放等效模型圖 154 考慮 Ad、 Ac、 Uos影響后的實(shí)際運(yùn)放模型? 因此引入失調(diào)電壓 Uos后，實(shí)際集成運(yùn)放的 虛地點(diǎn)要從 M點(diǎn)移到 Q點(diǎn)， 如圖 153所示。? 當(dāng)同時(shí)考慮 Ad為有限值、 Ac不為零、 Uos不為零時(shí)，實(shí)際運(yùn)放的等效電路如圖 154所示。? 如果再考慮實(shí)際運(yùn)放的其它參數(shù)的影響， “虛地點(diǎn) ”還將進(jìn)一步移動(dòng)。Date 98集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 運(yùn)放電路的穩(wěn)定性及其判斷 閉環(huán)自激振蕩產(chǎn)生的條件 集成運(yùn)放閉環(huán)穩(wěn)定性判據(jù)Date 99集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 運(yùn)放電路的穩(wěn)定性及其判斷? 由于運(yùn)放電路是一個(gè)多極點(diǎn)高增益放大器，且一般都 工作在閉環(huán)狀態(tài)， 所以在實(shí)際應(yīng)用中 有時(shí)會(huì)出現(xiàn)自激振蕩， 而使運(yùn)放電路不能正常工作。? 為了使運(yùn)放電路能穩(wěn)定的工作，除了 加強(qiáng)電源濾波效果、合理安排印刷板走線、合理接地外， 閉環(huán)應(yīng)用造成的運(yùn)放電路的不穩(wěn)定現(xiàn)象，是運(yùn)放電路應(yīng)用時(shí)必須研究的重要問題之一。? 本節(jié)將圍繞運(yùn)放電路的頻率特性，對(duì)運(yùn)放電路的穩(wěn)定性進(jìn)行簡(jiǎn)要地討論。Date 100集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 161 負(fù)反饋放大方框圖 閉環(huán)自激振蕩產(chǎn)生的條件F(s)[或 F]— 反饋函數(shù)；Uo(s)[或 Uo]— 輸出電壓，Ui(s)[或 Ui]— 輸入電壓，Uf(s)[或 Uf]— 反饋電壓。由圖可寫出， 輸出電壓為Ad(s)[或 Ad] — 放大器的開環(huán)增益函數(shù)；Date 101集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院閉環(huán)增益為AF(s)— 閉環(huán)增益， 由上式可知，當(dāng) Ad(s)F(s) = ?1時(shí)，所以 產(chǎn)生自激振蕩的條件是 或 Ad(j?)F(j?) = ?1振幅條件為 相位條件為 (n=0,1,2, … ) AF(s) ??同時(shí)滿足振幅、相位兩個(gè)條件，才會(huì)產(chǎn)生自激振蕩。Ad(s)F(s)— 環(huán)路增益。Ad(s)F(s) = ?1|Ad(j?)F(j?)|=1Date 102集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 集成運(yùn)放閉環(huán)穩(wěn)定性判據(jù)1. 閉環(huán)穩(wěn)定性判據(jù)使集成運(yùn)放在閉環(huán)下能穩(wěn)定地工作，就必須破壞產(chǎn)生自激振蕩的兩個(gè)條件或兩個(gè)條件之一，所以運(yùn)放電路閉環(huán)穩(wěn)定工作的條件應(yīng)為：相移 ? =177。?時(shí)， Ad(j? )F(j?) ≤ 1單極點(diǎn)集成運(yùn)放最大相移是 ?90?， 所以單極點(diǎn)運(yùn)放電路 在任何反饋深度下都不會(huì)產(chǎn)生自激振蕩。Ad(j?)F(j?) ≥1時(shí)，相移 ? ?177。?Date 103集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院? 不過由于集成運(yùn)放中 分布電容的影響， 對(duì)于兩個(gè)極點(diǎn)的運(yùn)放電路 也有可能產(chǎn)生自激振蕩。? 對(duì)于三個(gè)極點(diǎn)的運(yùn)放電路，三極點(diǎn)的集成運(yùn)放，最大相移是 ?270?，有 可能滿足在 相移 ? =177。?時(shí)，|Ad(j?)F(j?)| ≥1的條件， 產(chǎn)生自激振蕩。? 兩個(gè)極點(diǎn)的集成運(yùn)放， 只有在頻率 f ? ? 時(shí)，相移才能達(dá)到 ?180?，而此時(shí)增益 Ad ? 0。 所以 兩個(gè)極點(diǎn)的集成運(yùn)放， 也不會(huì)滿足自激振蕩的振幅條件， 不會(huì)產(chǎn)生自激振蕩。相位補(bǔ)償?shù)哪康氖瞧茐纳鲜鰲l件。Date 104集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院電氣與電子工程學(xué)院 滯后相位補(bǔ)償 超前相位補(bǔ)償 引起集成運(yùn)放閉環(huán)工作 不穩(wěn)定的其它因素 集成運(yùn)放的相位補(bǔ)償技術(shù)Date 105集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院? 當(dāng)信號(hào)頻率升高時(shí)，不僅集成運(yùn)放的增益值下降，其輸出信號(hào)相對(duì)于輸入信號(hào)的附加相移也增加，嚴(yán)重時(shí)，會(huì)使原來電路的負(fù)反饋?zhàn)饔米優(yōu)檎答?，使運(yùn)放電路產(chǎn)生自激振蕩而不能穩(wěn)定工作。? 一般地講，集成運(yùn)放在沒有進(jìn)行相位補(bǔ)償之前，它的開環(huán)頻響不可能是單極點(diǎn)的。? 多極點(diǎn)響應(yīng)的放大器閉環(huán)工作時(shí)很容易產(chǎn)生自激。 為了保證電路工作的穩(wěn)定性，必須進(jìn)行相位補(bǔ)償。? 相位補(bǔ)償?shù)淖饔檬抢醚a(bǔ)償網(wǎng)絡(luò)來改變集成運(yùn)放開環(huán)的頻響特性，以增加負(fù)反饋放大器的相位余量。? 在實(shí)際應(yīng)用中，由于電路中存在各種分布電容，會(huì)使電路的高頻特性變差。Date 106集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院1. 簡(jiǎn)單電容補(bǔ)償圖 171 電容補(bǔ)償網(wǎng)絡(luò) 滯后相位補(bǔ)償? 滯后相位補(bǔ)償是 通過相位補(bǔ)償網(wǎng)絡(luò)使放大器開環(huán)增益的附加相移進(jìn)一步滯后。? 常用的補(bǔ)償 方法有：① 簡(jiǎn)單電容補(bǔ)償；② 電阻電容串聯(lián)補(bǔ)償；③ 密勒電容補(bǔ)償?shù)?。Cc是相位補(bǔ)償電容。Date 107集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院當(dāng) Cc不存在時(shí)，該電路的 傳輸函數(shù)為 其附加的 滯后相移 ?(?)為當(dāng)加了補(bǔ)償電容后，該電路的 傳輸函數(shù)以及滯后相移的表達(dá)式，分別變?yōu)? 顯然，此時(shí)的 附加相移滯后量增加。Date 108集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院如圖 172所示的，是 F004簡(jiǎn)單電容補(bǔ)償前后的幅頻特性。 第一轉(zhuǎn)折頻率為 f1，第二轉(zhuǎn)折頻率為 f2。其中單位增益補(bǔ)償?shù)碾娙萦脤Ｓ梅?hào)Cs表示，在集成運(yùn)放手冊(cè)中會(huì)給出所需要的 Cs的值，如 F004給出的單位增益補(bǔ)償電容 Cs = 1000pF。圖中Date 109集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 173 電容、電阻 串聯(lián)補(bǔ)償網(wǎng)絡(luò)CC、 Rf構(gòu)成補(bǔ)償電路。當(dāng) CcC和 RRf 時(shí)，電路的 傳輸函數(shù)為這時(shí)該電路 具有一個(gè)零點(diǎn)和一個(gè)極點(diǎn)。 其零點(diǎn)所對(duì)應(yīng)的頻率 (1/RjCc)遠(yuǎn)大于極點(diǎn)所對(duì)應(yīng)的頻率 [1/(R+Rj)Cc]，而極點(diǎn)頻率比未補(bǔ)償時(shí)的電路更低，因此 補(bǔ)償?shù)慕Y(jié)果使電路低頻時(shí)附加相移的滯后增加。 Date 110集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院例： 圖 174是 F004 接 RC串聯(lián)補(bǔ)償前后的幅頻特性。圖 174 F004RC串聯(lián)補(bǔ)償前后的幅頻特性F004原有的兩個(gè)轉(zhuǎn)折頻率 f1= 4kHz，f2= 。加 RC串聯(lián)補(bǔ)償，選Rp= ?， C? = 100pF時(shí)補(bǔ)償后轉(zhuǎn)折頻率為fp1 ? 200Hz， fp2約為幾 MHz。 Date 111集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院本章結(jié)束Date 112集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程