【正文】 型和寬頻帶型? 高速型集成運(yùn)放是具有快速跟蹤輸入信號(hào)電壓能力集成放。其中，國(guó)產(chǎn)的 F715的轉(zhuǎn)換速率達(dá)到 100V/?s， F318的轉(zhuǎn)換速率達(dá)到 70V/?s，國(guó)外的 ?A207的轉(zhuǎn)換速率達(dá)到500V/?s，個(gè)別產(chǎn)品已達(dá)到 1000V/?s。20V以上 者稱為 高壓型集成運(yùn)放。 最高的電源電壓可達(dá)到 177。? 一般集成運(yùn)放的靜態(tài)功耗在 50mW 以上，而低功耗型集成運(yùn)放的靜態(tài)功耗 在 5mW 以下 ， 在 1mW 以下者稱為微功耗型。? 輸出電流在 1A以上 者通常稱為 功率型 集成運(yùn)放。? 電流放大器的典型應(yīng)用 是串接在通用型集成運(yùn)放之后進(jìn)行擴(kuò)展。這類產(chǎn)品有 F503 XFC88等。? 雙電源集成運(yùn)放有正負(fù)供電系統(tǒng)，必然增加設(shè)備的體積和重量，因此在某些場(chǎng)合需要單電源工作的運(yùn)放， 例如航空航天及野外使用，對(duì)電源的體積、重量要求輕的電子設(shè)備。? 主要產(chǎn)品有 F340 MC340 LM3900等。? 其電氣性能可遠(yuǎn)遠(yuǎn)超過(guò)同類型的產(chǎn)品。 圖 141 集成運(yùn)放的等效模型Date 83集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院Uos? 輸入失調(diào)電壓，可加在運(yùn)放同相端， 也可加在反端；eN ? 等效輸入噪聲電壓；iN ? 等效輸入噪聲電流；IB+、 IB?? 分別是輸入偏流；Zic? 共模輸入阻抗；Date 84集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院? Zd ? 差模輸入阻抗，它是差模輸入電阻 Rd和差模輸入電容 Cd的并聯(lián)阻抗；? Zo? 輸出阻抗，它是共模輸出電阻 RcM和共模輸出電容 CcM的并聯(lián)阻抗，通常只考慮輸出電阻；? Eod? 經(jīng)差模放大的輸出電壓；? EocM? 由共模引起的輸出電壓；Date 85集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院通常在頻率不是很高時(shí)，差模輸入阻抗和共模輸入阻抗可以忽略容抗的影響。? 在實(shí)際應(yīng)用時(shí)，可根據(jù)需要，分別進(jìn)行直流特性、交流特性、瞬態(tài)特性、噪聲特性等的分析。④ 共模抑制比為無(wú)限大，即 CMRR = ?。⑧ 干擾和噪聲均為零。Date 89集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院即集成運(yùn)放兩輸入端的輸入電流為零 i+= i? (2)虛斷? 由于集成運(yùn)放的輸入電阻為無(wú)窮大，因而流入兩個(gè)輸入端的電流為零，即? 從上式看，集成運(yùn)放的兩個(gè)輸入端好象是斷路，但并不是真正的斷路，所以稱為 虛斷。? 當(dāng) Ad為有限值時(shí)，集成運(yùn)放的 輸出電壓為Date 93集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 151 考慮 Ad影響后 的實(shí)際運(yùn)放模型圖中 整理得 ? 實(shí)際運(yùn)放的虛地點(diǎn)不在 M點(diǎn)，而是移動(dòng)到 Q點(diǎn)。圖 152 考慮 Ad、 Ac影響 的實(shí)際運(yùn)放模型下面再求虛地點(diǎn)的位置得虛地點(diǎn)不在 M點(diǎn)和 N點(diǎn)，而是移動(dòng)到了 P點(diǎn)。? 當(dāng)同時(shí)考慮 Ad為有限值、 Ac不為零、 Uos不為零時(shí)，實(shí)際運(yùn)放的等效電路如圖 154所示。? 本節(jié)將圍繞運(yùn)放電路的頻率特性，對(duì)運(yùn)放電路的穩(wěn)定性進(jìn)行簡(jiǎn)要地討論。Ad(s)F(s) = ?1|Ad(j?)F(j?)|=1Date 102集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 集成運(yùn)放閉環(huán)穩(wěn)定性判據(jù)1. 閉環(huán)穩(wěn)定性判據(jù)使集成運(yùn)放在閉環(huán)下能穩(wěn)定地工作，就必須破壞產(chǎn)生自激振蕩的兩個(gè)條件或兩個(gè)條件之一，所以運(yùn)放電路閉環(huán)穩(wěn)定工作的條件應(yīng)為：相移 ? =177。? 對(duì)于三個(gè)極點(diǎn)的運(yùn)放電路，三極點(diǎn)的集成運(yùn)放，最大相移是 ?270?，有 可能滿足在 相移 ? =177。相位補(bǔ)償?shù)哪康氖瞧茐纳鲜鰲l件。 為了保證電路工作的穩(wěn)定性，必須進(jìn)行相位補(bǔ)償。? 常用的補(bǔ)償 方法有：① 簡(jiǎn)單電容補(bǔ)償；② 電阻電容串聯(lián)補(bǔ)償；③ 密勒電容補(bǔ)償?shù)取?第一轉(zhuǎn)折頻率為 f1，第二轉(zhuǎn)折頻率為 f2。 其零點(diǎn)所對(duì)應(yīng)的頻率 (1/RjCc)遠(yuǎn)大于極點(diǎn)所對(duì)應(yīng)的頻率 [1/(R+Rj)Cc]，而極點(diǎn)頻率比未補(bǔ)償時(shí)的電路更低，因此 補(bǔ)償?shù)慕Y(jié)果使電路低頻時(shí)附加相移的滯后增加。 Date 111集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院本章結(jié)束Date 112集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院。圖 174 F004RC串聯(lián)補(bǔ)償前后的幅頻特性F004原有的兩個(gè)轉(zhuǎn)折頻率 f1= 4kHz，f2= 。圖中Date 109集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院圖 173 電容、電阻 串聯(lián)補(bǔ)償網(wǎng)絡(luò)CC、 Rf構(gòu)成補(bǔ)償電路。Date 107集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院當(dāng) Cc不存在時(shí)，該電路的 傳輸函數(shù)為 其附加的 滯后相移 ?(?)為當(dāng)加了補(bǔ)償電容后，該電路的 傳輸函數(shù)以及滯后相移的表達(dá)式，分別變?yōu)? 顯然，此時(shí)的 附加相移滯后量增加。? 在實(shí)際應(yīng)用中，由于電路中存在各種分布電容，會(huì)使電路的高頻特性變差。? 一般地講，集成運(yùn)放在沒有進(jìn)行相位補(bǔ)償之前，它的開環(huán)頻響不可能是單極點(diǎn)的。? 兩個(gè)極點(diǎn)的集成運(yùn)放， 只有在頻率 f ? ? 時(shí)，相移才能達(dá)到 ?180?，而此時(shí)增益 Ad ? 0。Ad(j?)F(j?) ≥1時(shí)，相移 ? ?177。由圖可寫出， 輸出電壓為Ad(s)[或 Ad] — 放大器的開環(huán)增益函數(shù)；Date 101集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院閉環(huán)增益為AF(s)— 閉環(huán)增益， 由上式可知，當(dāng) Ad(s)F(s) = ?1時(shí)，所以 產(chǎn)生自激振蕩的條件是 或 Ad(j?)F(j?) = ?1振幅條件為 相位條件為 (n=0,1,2, … ) AF(s) ??同時(shí)滿足振幅、相位兩個(gè)條件，才會(huì)產(chǎn)生自激振蕩。Date 98集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 運(yùn)放電路的穩(wěn)定性及其判斷 閉環(huán)自激振蕩產(chǎn)生的條件 集成運(yùn)放閉環(huán)穩(wěn)定性判據(jù)Date 99集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 運(yùn)放電路的穩(wěn)定性及其判斷? 由于運(yùn)放電路是一個(gè)多極點(diǎn)高增益放大器，且一般都 工作在閉環(huán)狀態(tài)， 所以在實(shí)際應(yīng)用中 有時(shí)會(huì)出現(xiàn)自激振蕩， 而使運(yùn)放電路不能正常工作。? 理想運(yùn)放電路，當(dāng)零輸入時(shí)，應(yīng)是零輸出，但實(shí)際運(yùn)放電路并非如此，當(dāng)零輸入時(shí)，輸出并不為零。Date 94集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院代入上式得將 Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差? 下面再討論運(yùn)放的其它參數(shù)為理想條件，而 Ac和 Ad不是理想條件的情況。Date 91集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 實(shí)際運(yùn)放與理想運(yùn)放的誤差 Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差 Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差 Uos不為零時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差Date 92集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院 Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差? 實(shí)際運(yùn)放的 Ad不是無(wú)窮大，而是有限值，實(shí)際運(yùn)放和理想運(yùn)放存在誤差， “虛地點(diǎn) ”要移動(dòng)。(1)虛短 兩輸入端的電位相等 u+= u?? 由于集成運(yùn)放的輸出電壓為有限值，而理想集成運(yùn)放的 Auo = ?，則? 從上式看，集成運(yùn)放的兩個(gè)輸入端好象是短路，但并不是真正的短路，所以稱為 虛短。⑥ 具有無(wú)限寬的頻帶。② 輸入電阻為無(wú)限大，即 Rid = ?。? 這樣簡(jiǎn)化分析的結(jié)果 僅僅是忽略了一些高次誤差項(xiàng)， 是完全允許的。這類運(yùn)放應(yīng)用非常廣泛。? 當(dāng)偏置電流值改變時(shí)，它的參數(shù)也將跟著變化，使用靈活，特別適用于測(cè)量電路。Date 79集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院12. 跨導(dǎo)型? 這是利用輸入電壓來(lái)控制輸出電流的集成運(yùn)放。? 主要產(chǎn)品有 F74 F143 F153 F155 F34 F455 XFC80、 BG3 5G353等。Date 77集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院9. 低噪聲型? 在對(duì)微弱信號(hào)進(jìn)行放大時(shí)，集成運(yùn)放的噪聲特性就是一項(xiàng)重要特性參數(shù)。200mA～ 177。7. 低功耗型Date 76集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院8. 高輸出電流型和功率型? 一般集成運(yùn)放輸出電流能力有限，通常在 10mA以下。145V，如 BB公司生產(chǎn)的 3580J。15V~177。Date 75集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院6. 高壓型? 工作電源電壓越高，輸出電壓的動(dòng)態(tài)范圍越寬。? 高速集成運(yùn)放的轉(zhuǎn)換速率通常比通用型集成運(yùn)放的轉(zhuǎn)換速率 高 10~100倍。? 高精度型的集成運(yùn)放一般包括幾項(xiàng)主要參數(shù)，如輸入失調(diào)電壓、輸入失調(diào)電流及其溫漂非常低，輸入偏置電流很小，開環(huán)增益和共模抑制比很高。 一般為 50?V~1mV之間。? 高輸入阻抗 運(yùn)放一般指輸入阻抗 不低于 10M ? 的器件。? 中增益 (開環(huán)電壓增益在 80~100dB)的 通用 Ⅱ 型。? 在 低頻時(shí)， 它即為集成運(yùn)放的 輸出電阻。Date 70集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院8. 共模輸入阻抗 Zic? 當(dāng)集成運(yùn)放工作在共模信號(hào)時(shí)，共模輸入電壓的變化量與對(duì)應(yīng)的輸入電流的變化量之比，稱為 共模輸入阻抗。Date 69集成電路原理及應(yīng)用 山東理工大學(xué)電氣與電子工程學(xué)院7. 差模輸入阻抗 Zid? 差模輸入阻抗有時(shí)也稱為輸入阻抗， 是指集成運(yùn)放工作在線性區(qū)時(shí)，兩輸入端的電壓變化量與對(duì)應(yīng)的輸入電流變化量之比。建立時(shí)間的長(zhǎng)短與精度要求直接有關(guān)， 精度