【正文】 （6）動(dòng)態(tài)總線寬度調(diào)整。（7）基于向?qū)У目偩€結(jié)構(gòu)。 SOPC開發(fā)流程Quartus II軟件支持SOPC Builder和DSP Builder的系統(tǒng)級(jí)設(shè)計(jì)流程。系統(tǒng)級(jí)的設(shè)計(jì)流程使工程師可以在更高層次上抽象系統(tǒng)，快速地設(shè)計(jì)和評(píng)估SOPC體系結(jié)構(gòu)和設(shè)計(jì)。系統(tǒng)及設(shè)計(jì)流程包括系統(tǒng)需求分析、硬件設(shè)計(jì)和軟件設(shè)計(jì)，其中硬件設(shè)計(jì)和軟件設(shè)計(jì)完全在SOPC Builder中完成。SOPC Builder可以有效地簡(jiǎn)化建立高性能SOPC的設(shè)計(jì)任務(wù)，實(shí)現(xiàn)系統(tǒng)定義和集成自動(dòng)化。SOPC Builder允許用戶選擇系統(tǒng)組件，定義和定制其系統(tǒng)，生成系統(tǒng)并對(duì)其進(jìn)行驗(yàn)證。 II、SOPC Builder、Nios II IDE三者之間的關(guān)系。 SOPC開發(fā)框圖 Quartus II簡(jiǎn)介Quartus II是Altera公司開發(fā)的軟件，為PLD（可編程邏輯器件）和SOPC提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境。Quartus II軟件提供了PLD設(shè)計(jì)輸入、編譯、綜合、布局和布線、驗(yàn)證和方針等PLD的開發(fā)功能，包括可編程邏輯器件設(shè)計(jì)階段的所有解決方案。Quartus II是一個(gè)綜合開發(fā)平臺(tái)，提供了系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)的集成環(huán)境。 Quartus II的開發(fā)流程Quartus II軟件的用戶在設(shè)計(jì)的每個(gè)階段都可以使用Quartus II圖形用戶界面和EDA工具或者命令行界面。在設(shè)計(jì)過程中可以種這些界面的一個(gè)，或者在不同的設(shè)計(jì)階段使用不同的界面。Quartus II主要功能如下：設(shè)計(jì)輸入：在Quartus II里有編輯器，模塊化編譯器，模塊分析設(shè)計(jì)文件可以使用Quartus II仿真器進(jìn)行設(shè)計(jì)的功能和時(shí)序仿真。布局布線功能：Quartus II有布線器，可以進(jìn)行布局布線，將工程的邏輯和時(shí)序要求與器件的內(nèi)部邏輯資源相匹配。時(shí)序分析功能：Quartus II允許用戶分析設(shè)計(jì)中所有邏輯性能，并協(xié)助引導(dǎo)布線器滿足設(shè)計(jì)中的時(shí)序分析要求。配置和編程：Quartus II可以對(duì)Altera的FPGA芯片進(jìn)行編程和配置。在線調(diào)試：Quartus II提供了多種不同的在線調(diào)試方法，在線調(diào)試是指協(xié)助或不借助于外部工具的FPGA板級(jí)調(diào)試。這些方法調(diào)試形式上稍有不同，互有優(yōu)劣，目的是為了更有效的完成板級(jí)驗(yàn)證，開發(fā)者可以綜合考慮自己的喜好、經(jīng)驗(yàn)、對(duì)工具的熟悉程度、器件支持與否及工程的調(diào)試需要等因素。 SOPC Builder簡(jiǎn)介為了加快可編程邏輯器件的嵌入式處理器相關(guān)設(shè)計(jì)，Altera公司推出SOPC Builder。它的功能與電腦應(yīng)用程序中的“引導(dǎo)模板”相似，可以提高開發(fā)的效率。用戶可以量身定制處理器模塊和參數(shù)，還可以添加所需的IP核外圍電路，如鎖相環(huán)、I/O口、存儲(chǔ)器控制器等模塊。SOPC Builder可以快速地對(duì)原有的方案進(jìn)行重建，為其添加新的功能。SOPC Builder可以幫助用戶把一系列的組件裝備在一起，從而開發(fā)人員可以將工作的重心放在系統(tǒng)級(jí)的要求上。Altera將SOPC Builder集成在Quartus II中，用戶就可以在一個(gè)工具軟件內(nèi)完成從一個(gè)硬件到軟件的完整系統(tǒng)，大大節(jié)省了開發(fā)的時(shí)間周期。SOPC Builder提供了一個(gè)用于組建模塊級(jí)和組件級(jí)系統(tǒng)的平臺(tái)。其中組件庫中包含了從簡(jiǎn)單的固件邏輯功能塊到復(fù)雜的、參數(shù)化的、可以動(dòng)態(tài)生成的子系統(tǒng)等一系列的組件。這些組件一部分是Altera公司自己開發(fā)的，一部分是從其他公司購買來的IP核；用戶還可以根據(jù)系統(tǒng)的實(shí)際需求自己定制SOPC Builder組件。所有的開發(fā)者都可以將基于Nios II處理器的系統(tǒng)經(jīng)過生成、仿真和編譯最后下載到Altera公司的FPGA當(dāng)中，進(jìn)行硬件檢測(cè)和實(shí)施評(píng)估。SOPC Builder為建立SOPC設(shè)計(jì)提供了可靠快捷的圖形環(huán)境。SOPC主要由Nios II處理器、存儲(chǔ)器接口、標(biāo)準(zhǔn)外設(shè)以及用戶自定義的一些外設(shè)等部分組成。SOPC Builder可以將這些組件模塊組合起來，生成整體的系統(tǒng)模塊，并自動(dòng)生成總線邏輯。SOPC Builder庫包括以下組件：NiosII處理器、IP和外設(shè)、存儲(chǔ)器接口、通信外設(shè)、總線和接口，包括Avalon接口、DSP內(nèi)核、軟件、頭文件、通用C驅(qū)動(dòng)程序、操作系統(tǒng)內(nèi)核。SOPC Builder的功能特點(diǎn)：1 有好的圖形用戶界面：用戶可以利用友好的圖形界面更加方便快捷的定義和連接系統(tǒng)。2 友好的軟、硬件接口：SOPC Builder可以自動(dòng)生成FPGA片內(nèi)各個(gè)部件相互連接所需的總線結(jié)構(gòu)，仲裁以及中斷邏輯。同事產(chǎn)生可仿真的寄存器傳輸級(jí)（RTL）描述以及系統(tǒng)的測(cè)試平臺(tái)。同時(shí)SOPC Builder生成C和匯編頭文件，存儲(chǔ)器映射、中斷優(yōu)先級(jí)和每個(gè)外設(shè)寄存器空間的數(shù)據(jù)結(jié)構(gòu)都會(huì)被定義在頭文件中。即使有時(shí)候硬件發(fā)生了改變，SOPC Builder可以自動(dòng)地幫助用戶處理硬件潛在的變化性，即哪個(gè)外設(shè)變化了，那么它對(duì)應(yīng)的頭文件也會(huì)被SOPC Builder自動(dòng)更新，SOPC Builder還會(huì)為系統(tǒng)中使用的外設(shè)生成定制的C和匯編函數(shù)庫[13]。3 友好的第三方接口：SOPC Builder還將硬件和軟件接口對(duì)第三方開放，允許其他人像Altera公司一樣有效地管理SOPC部件，開發(fā)者可以滿足所開發(fā)系統(tǒng)中特定的需要，將自己設(shè)計(jì)的部件添加到SOPC Builder的列表中。用戶使用SOPC Builder開發(fā)FPGA的時(shí)候具備以下優(yōu)勢(shì)：（1）在邏輯容量、存儲(chǔ)器和DSP塊，以及專用I/O標(biāo)準(zhǔn)上具有靈活性。（2）開發(fā)便捷，產(chǎn)品上市周期短。（3）沒有非重復(fù)性工程費(fèi)用。（4）免費(fèi)的設(shè)計(jì)工具。（5）用戶可以方便的在FPGA芯片上驗(yàn)證他們的設(shè)計(jì)方案，并且可以重復(fù)修改方案，風(fēng)險(xiǎn)低。 FPGA內(nèi)部邏輯資源的設(shè)計(jì)過程在對(duì)FPGA的開發(fā)過程中的硬件部分是使用Quartus II和SOPC Builder。所以FPGA內(nèi)部邏輯資源的設(shè)計(jì)過程就是如何使用Quartus II和SOPC Builder開發(fā)FPGA芯片的過程。首先在Quartus II中建立工程，整個(gè)工程的各個(gè)模塊都會(huì)包容在頂層模塊中，所有的模塊會(huì)在編譯的時(shí)候整合在一起，頂層模塊文件相當(dāng)于電路設(shè)計(jì)中的電路板。接下來打開SOPC Builder構(gòu)建Nios II軟核，這里提供了三種類型，Nios II/e占用資源最少600800Les，功能也最簡(jiǎn)單，速度最慢。Nios II/s占資源比前者多一些，功能也多了，速度也快一些。Nios II/f占資源最多，功能也最多，速度就快，在這里選擇Nios II/f，這里的Reset Vector是復(fù)位后啟動(dòng)時(shí)的Memory類型和偏移量，Exception Vector是異常情況時(shí)的Memory類型和偏移量，需要在設(shè)置好SDRAM和FLASH后才能進(jìn)行設(shè)置，然后在JTAG Debug Module選項(xiàng)卡中選中Level 1，這樣就可以利用JTAG口在線進(jìn)行調(diào)試，而且不占用太多的FPGA邏輯資源，這時(shí)Nios II Processor就建立完成了。接下來，建立SDRAM控制器，SDRAM內(nèi)核提供一個(gè)連接片外SDRAM芯片的Avalon接口，這樣就可以讓用戶在Nios II系統(tǒng)中簡(jiǎn)單連接并使用SDRAM芯片。SDRAM控制器配置向?qū)е杏袃蓚€(gè)選項(xiàng)卡，Memory Profile和Timing，為了使用方便，Presets下拉列表中提供幾個(gè)預(yù)定義的SDRAM配置，如果實(shí)際使用的SDRAM芯片型號(hào)與列表中的一致，則可直接選用而不用對(duì)其它選項(xiàng)進(jìn)行配置，如果實(shí)際使用的SDRAM芯片與列表中的不相同，則需要根據(jù)所用的SDRAM芯片技術(shù)手冊(cè)的參數(shù)進(jìn)行設(shè)置。然后建立Avalon三態(tài)橋，在Nios II系統(tǒng)中要實(shí)現(xiàn)與FPGA片外存儲(chǔ)器通信，就必須在Avalon總線和連接外部存儲(chǔ)器的總線之間添加一個(gè)橋，這個(gè)橋就是Avalon三態(tài)橋。接下來建立Flash Memory Interface(CFI)模塊，對(duì)于Nios II處理器，Altera為CFI控制器提供硬件抽象層（HAL）驅(qū)動(dòng)程序。驅(qū)動(dòng)程序提供了遵循CFI接口規(guī)范的Flash存儲(chǔ)器的通用訪問函數(shù)。因此，用戶不需要寫任何代碼就可以訪問遵循CFI接口規(guī)范的Flash器件。CFI設(shè)置對(duì)話框中Attributes選項(xiàng)卡主要完成Presets、Size和Board Info這三個(gè)選項(xiàng)的設(shè)置。Presets下拉列表框中可以選擇許多預(yù)設(shè)好的CFI Flash。當(dāng)選定某個(gè)芯片型號(hào)后，該CFI控制器的所有設(shè)置都會(huì)相應(yīng)的更新。如果Presets下拉列表框中包含目標(biāo)板上的Flash芯片，那么只要選中該芯片，整個(gè)CFI控制器設(shè)置就完成了。如果Presets下拉列表框中沒有匹配的Flash芯片，那么需要參考Flash芯片技術(shù)手冊(cè)，手動(dòng)設(shè)置個(gè)配置信息。Size設(shè)置指定Flash器件的地址總線寬度和數(shù)據(jù)總線寬度。Board Info設(shè)置與Nios II IDE中集成的下載程序：Flash Programmer相關(guān)，該設(shè)置映射CFI控制器到SOPC Builder系統(tǒng)目標(biāo)系統(tǒng)版原件的已知芯片。Reference Designator(Chip label)設(shè)置是一個(gè)下拉列表框，該下拉列表框映射當(dāng)前Flash元件到目標(biāo)板上的參考指示符，該下拉列表框僅在目標(biāo)板上有多個(gè)Flash芯片時(shí)使能，本系統(tǒng)中只有一個(gè)Flash芯片，所以不需要使能。CFI設(shè)置對(duì)話框中Timing選項(xiàng)卡主要完成時(shí)序設(shè)置，包括時(shí)間、等待周期、保持時(shí)間等。建立SYSTEM ID。SOPC Builder生成Nios II系統(tǒng)時(shí)，將為每個(gè)Nios II系統(tǒng)生成一個(gè)標(biāo)識(shí)符。該標(biāo)識(shí)符會(huì)被寫入system id寄存器中，供編譯器和用戶辨別所運(yùn)行的程序是否與目標(biāo)系統(tǒng)匹配。當(dāng)程序運(yùn)行在與之不匹配的系統(tǒng)上時(shí)，會(huì)產(chǎn)生不可預(yù)測(cè)的結(jié)果。建立JTAG UART，JTAG UART是實(shí)現(xiàn)PC和Nios II系統(tǒng)間的串行通信接口，JTAG UART常取代RS232通信設(shè)備，用于字符的輸入和輸出。與UART設(shè)備不同的是，JTAG UART是通過JTAG接口來傳輸數(shù)據(jù)的，在Nios II的開發(fā)調(diào)試過程中起到了很重要的角色。用戶可以使用HAL層提供的API函數(shù)對(duì)JTAG UART進(jìn)行操作。添加Nios II與IDT 7133通信用的I/O接口，16位的數(shù)據(jù)線，7位的地址線，一根CER信號(hào)線，一根SMEMW信號(hào)線，一根BUSYR信號(hào)線。每個(gè)Avalon接口的PIO內(nèi)核可提供32個(gè)I/O端口且端口數(shù)可設(shè)置，用戶可添加一個(gè)或者多個(gè)PIO內(nèi)核。CPU通過I/O寄存器控制I/O端口的行為。I/O口可以配置為輸入、輸出和三態(tài)，還可以用來檢測(cè)電平事件和邊沿事件。如16位數(shù)據(jù)線的Width(132bits)就設(shè)置為16，Direction選中input ports only。 接下來完成cfi_flash與三態(tài)橋的連接，雙擊CPU完成Reset Vector和Exceptioni Vector的設(shè)置，將FLASH地址進(jìn)行鎖定，保證FLASH起始地址為0x00000000，因?yàn)镕LASH使系統(tǒng)重啟后的起始位置，這樣做的好處是有利于操作，接下來設(shè)置自動(dòng)分配地址和中斷，最后就可以編譯了，編譯成功后，退出SOPC Builder回到Quartus II界面。圖4. 片上資源分配圖下一步建立鎖相環(huán)，對(duì)時(shí)鐘進(jìn)行倍頻，DE2開發(fā)板上是20MHz的有源晶振，需要將其倍頻到200MHz滿足之前設(shè)定的Nios II軟核的時(shí)鐘，還需要為SDRAM提供100MHz的時(shí)鐘。圖4. PLL模塊原理圖接下來添加一些輸入輸出引腳，在頂層模塊中將相應(yīng)的引腳連接好，類似于PCB中的接線工作。我們還要把這里設(shè)計(jì)好的各個(gè)引腳與FPGA芯片的實(shí)際管腳相匹配，即需要分配引腳的工作。管腳分配好了以后還需要對(duì)工程進(jìn)行相應(yīng)的配置工作。最后就可以編譯工程了，編譯報(bào)告會(huì)告訴我們編譯是否有問題，以及整個(gè)系統(tǒng)占用了芯片的多少邏輯資源等信息。 Nios II 集成開發(fā)環(huán)境（IDE）Nios II集成開發(fā)環(huán)境（IDE）是Nios II系列嵌入式處理器的軟件開發(fā)工具，具有硬件在線調(diào)試功能。所有軟件開發(fā)部分，包括編輯、編譯、調(diào)試程序和下載都可以在Nios II IDE中完成。只要軟件開發(fā)用戶手中有一臺(tái)電腦、Altera公司的FPGA芯片、JTAG下載電纜或者USB線就能夠完成Nios II處理器系統(tǒng)的程序開發(fā)任務(wù)。Nios II IDE軟件提供了四個(gè)主要功能：功能管理器、編輯器和編譯器、閃存編輯器以及調(diào)試器。工程管理器用于管理工程任務(wù)，可以對(duì)多個(gè)工程任務(wù)進(jìn)行管理，從而加快了嵌入式應(yīng)用程序的開發(fā)效率。編輯器和編譯器：Nios II IDE提供了全功能的源代碼編輯器和C/C++編譯器閃存編輯器：開發(fā)基于Nios II處理器的系統(tǒng)的很多時(shí)候我們都需要為系統(tǒng)配置閃存，用來存儲(chǔ)FPGA相關(guān)數(shù)據(jù)以及Nios II軟件目標(biāo)代碼、數(shù)據(jù)表。因此閃存編程器提供了一個(gè)很有效的閃存編程方法。通過閃存編程器可以對(duì)連接在FPGA上的閃存器件進(jìn)行燒寫。調(diào)試器：調(diào)試器除了提供基本的調(diào)試功能，如：運(yùn)行控制、調(diào)用堆棧查看、軟件斷點(diǎn)、反匯編代碼查看，調(diào)式信息查看、指令集仿真器， 還有一些在低成本處理器開發(fā)套件中不太常用的高級(jí)調(diào)試功能，如：硬件斷點(diǎn)調(diào)試ROM或者閃存中的程序、數(shù)據(jù)觸發(fā)以及指令跟蹤。用戶還可以訪問本地變量、存儲(chǔ)器、寄存器、斷點(diǎn)及表達(dá)式賦值函數(shù)。 本章小結(jié)本章對(duì)FPGA開發(fā)過程中涉及到的相關(guān)技術(shù)進(jìn)行了詳細(xì)的闡述，包括Nios II處理器的結(jié)構(gòu)、SOPC技術(shù)簡(jiǎn)介及其開發(fā)流程、Quartus II集成開發(fā)環(huán)境的結(jié)構(gòu)以及開發(fā)流程、SOPC Builder的功能特點(diǎn)。接著介紹了本系統(tǒng)中如何使用Quartus II對(duì)FPGA硬件資源部分開發(fā)的詳細(xì)過程。最后介紹了Nios II嵌入式處理器的軟件開發(fā)工具Nios II IDE的主要功能。第5章 導(dǎo)航計(jì)算機(jī)系統(tǒng)調(diào)試前面所介紹的本系統(tǒng)的設(shè)計(jì)原理只是在理論上可以實(shí)現(xiàn)預(yù)期的目標(biāo)，但是在實(shí)際的操作和運(yùn)行過程中往往會(huì)出現(xiàn)一些預(yù)期之外的問題，所以在系統(tǒng)設(shè)計(jì)的最后一步還需要進(jìn)行系統(tǒng)調(diào)試，目的是為了發(fā)現(xiàn)意想不到的問題，并提出解決方案加以改進(jìn)和完善。系統(tǒng)調(diào)試包括硬件調(diào)試和軟件調(diào)