【正文】 調(diào)整薄膜應用電容以匹配DAC（數(shù)模轉(zhuǎn)換器）的實比例輸出電流。有兩個5千歐的輸入測量電阻允許10伏或20伏的區(qū)間。10千歐的雙極偏移電容接地用于單極操作，或連接到10伏參考電壓上用于雙極性操作。AD574模擬輸入電壓圖2 OP放大器與AD574連接OP放大器的輸出阻抗有一個開環(huán)值，在一個封閉回路中，這個值被回路增益（由增加的頻率產(chǎn)生）等分。放大器應該至少擁有500kHz的回路增益才能和AD574A一起使用。要檢查信號源的輸出特性是否合適，就要在轉(zhuǎn)換進行中使用示波鏡監(jiān)控AD574的輸入端。每12個干擾應該在1秒以內(nèi)衰減。 關于取樣—保持器的應用，我們推薦AD585型號。我們推薦讓AD711型號和AD544型號取樣—保持器應在直流電下工作。 雖然AD574A的轉(zhuǎn)換時間最高為35秒，但為了能夠?qū)崿F(xiàn)幾個赫茲的頻率的精確12位轉(zhuǎn)換還是需要使用采樣－保持放大器（SHA）的。如果一個驅(qū)動AD574A的模擬輸入信號電壓在轉(zhuǎn)換所需的計時周期中變化超過LSB的一半，那么輸入端就需要一個SHA。 AD585是一種高線性的采樣－保持放大器（SHA），它能夠直接驅(qū)動AD574A的模擬輸入端。AD585的快速采集時間、低孔徑和低孔徑抖動都很好地使用于高速數(shù)據(jù)采集系統(tǒng)?？紤]到AD574A的轉(zhuǎn)換時間為35秒，并且擁有10Vpp的輸入信號。 如圖3所示，加上AD585后，最高頻率增加到了26kHz。AD585的低輸出阻抗、快速連環(huán)反應和低損耗能夠在變化的周期性負荷工況下維持12位準確性，使它適當用于高精確度轉(zhuǎn)換。 許多其他SHAs達不到12位轉(zhuǎn)換的準確性，并且可能因而減弱系統(tǒng)。 AD585被推薦應用于AD574A的采樣與保持。 圖3 帶采樣保持器AD585的AD574AAD574A 電源的濾波、良好地校準和遠離高頻噪聲是異常重要的.。噪聲補償?shù)氖褂脮斐刹环€(wěn)定的輸出信號。除非特別要求濾掉輸出端的電火花，交換式電源電路建議達到12比特的精確度。注意： 一點點毫伏的噪聲就代表著12比特ADC（電源）的巨大誤差。 電路布局應該嘗試定位AD574A,與之相連的相似物輸入電路,.AD574A處理單極性信號AD574A包括了所有進行完全12位AD轉(zhuǎn)換所需的活動組件。這樣，在大多數(shù)情況下，所需的只是電源連接（+5 V, +12 V/+15 V 和 –12 V/–15 V）、模擬輸入以及轉(zhuǎn)換初始化命令，下頁會討論到。模擬輸入連接和校準都很容易完成。單極操作模式如圖4所示。 圖4AD574A所有的薄膜應用程序電阻是通過絕對刻度來衡量的。因此在許多應用程序中，并不需要刻度平衡。規(guī)格表給出了每個等級的絕對精度。例如，如果沒有應用區(qū)標，% (10LSB)最大滿額誤差。（通常滿額誤差是2 LSB）。如果不允許使用這個彎管平衡的話，pin 12 可以直接同pin 9連接；pin 12 的這兩個電阻器和這個微調(diào)電容器就不需要了。如果不允許使用完整的平衡，應該在pin 8和pin 10之間連接一個xxxx金屬薄膜微調(diào)電容器。 此器件在輸入電壓0到10伏連接時須接腳9和腳13,當輸入電壓在0到20伏之間時,應從腳14和腳9引入。AD574A提供輸入信號補償，, () , (5 mV/bit), k Ω, 而插腳14的名義輸入阻抗為10kΩ。W單極性輸入AD574A擁有一個名義上是LSB一半的偏移量，以便對一個給定編碼的準確模擬輸入可以正好處于這個編碼的中央（在其前后各有一半的編碼轉(zhuǎn)換）。這樣，第一個轉(zhuǎn)換（從0000 0000 0000到0000 0000 0001）會在輸入電平為+1/2LSB（）時發(fā)生。如果第12腳連在第9腳上，那么單元將在規(guī)格之內(nèi)按此方式工作。如果使用了偏移調(diào)整（R1），雖然可以針對特定的系統(tǒng)要求設置不同的偏移量，但也應該按上述方法調(diào)整。這個電路會給出大約15mV的偏移調(diào)整范圍。 滿量程調(diào)整適用于一個信號在滿量程下產(chǎn)生1/2 LSB線性誤差。調(diào)整R2來實現(xiàn)最后一個轉(zhuǎn)換（1111 1111 1110到1111 1111 1111）雙極性輸入雙極的聯(lián)系范圍如圖5。還有，就單極的范圍，如果輸出量與增加量的數(shù)據(jù)充足的話，一個電容器或者兩個都可以拿一個50177。 1%的固定電阻來代替。單極標準與雙極標準是相似的。圖5邏輯控制AD574A包含了芯片上邏輯，可以通過微處理器中通常存在的信號中提供開始轉(zhuǎn)換和讀取轉(zhuǎn)換結(jié)果操作” 如圖6是AD574A的內(nèi)部邏輯電路?？刂菩盘朇E 、CS, 和R/C 控制交換器的操作。R/C 的狀態(tài)由CE 和CS 兩個信號的加入來確定進行數(shù)據(jù)讀取(R/C = 1) 或數(shù)據(jù)轉(zhuǎn)換(R/C = 0) 。記數(shù)器控制輸入AO ,12/8 控制轉(zhuǎn)換長度和數(shù)據(jù)格式。AO 線通常被連結(jié)到地址總線的最低有效位。如果AO置低(電位)開始, 按12 位A/D進行轉(zhuǎn)換。當12/8=1時，12位數(shù)據(jù)線一次讀出，主要用于16位微機系統(tǒng)；12/8=0時，可與8位機接口。此引腳輸入為高電平時，12位數(shù)據(jù)并行輸出；當此引腳為低電平時，與引腳A0配合，把12位數(shù)據(jù)分兩次輸出。12/8的引腳接DIGITAL COMMON輸出8位數(shù)據(jù)12/8引腳接VLOGIC輸出12位數(shù)據(jù)。12/8的引腳不與TTL兼容的，必須和vlogic或者digital連接，在8位模式下，當Ao置高的時候，低4位加上尾隨4個0有效。在不需要內(nèi)部3態(tài)緩沖器的情況下，該結(jié)構(gòu)允許直接接口的8位數(shù)據(jù)流重疊。在讀取轉(zhuǎn)換數(shù)據(jù)操作時不建議ao改變。三態(tài)緩沖器不對稱的允許與阻止時間可能造成內(nèi)部總線沖突,對AD574A造成潛在危害.圖6STS這個輸出信號表明了轉(zhuǎn)換器的狀況。STS值在轉(zhuǎn)換開始時升高，在轉(zhuǎn)換過程完成后降低回原樣。AD574A 容易聯(lián)接于多種微處理器和其他數(shù)字化系統(tǒng)。 下列AD574A控制信號的計時要求的討論應該為系統(tǒng)設計者提供有用的對設備的操作了解。 圖7。如果R/C顯示較高,操作提示會立即發(fā)生,我們推薦使用CE,因為它比CS有更少的系統(tǒng)延遲,并且能被較快地 ,CE被用來轉(zhuǎn)換. 一旦轉(zhuǎn)換開始STS置成高位，直到轉(zhuǎn)換循環(huán)完成,轉(zhuǎn)換開始命令將被忽略。直到轉(zhuǎn)換周期是完全的。在轉(zhuǎn)換期間，輸出數(shù)據(jù)緩沖無效。圖8給出了數(shù)據(jù)讀取操作時間狀況,在數(shù)據(jù)讀取過程中, 當CE和R/C都處于高電平(假定CS已經(jīng)處于低電平)的時候,開始測量訪問時間. 如果這時CS能夠使得設備工作, 訪問時間可延長100納秒.圖8在8位的總線接線模式中（和數(shù)字公用區(qū)連線的12/8 輸出）， 地址位AO，必須在CE升高的150毫秒之前和整個讀取循環(huán)中保持穩(wěn)定。如果允許AO變化，將會導致對AD574A輸出緩存區(qū)的損壞。AD5474A單機操作AD5474A可以“獨立”模式使用，它是系統(tǒng)里很好用的、可用的和專用的端口，以這種方式不需要用總線連接。按這方式，CE和12/8置成高位，CS和AO置成低位，而轉(zhuǎn)化由RC控制。 當RC置成高位時，三態(tài)緩沖器啟動，當RC置成低位時開始轉(zhuǎn)換。其允許兩種控制信號一種高電位脈沖，低高電位脈沖。由如圖11所示的低脈沖操作。在這種情況下R/C下降沿的輸出響應被強制為高阻狀態(tài)，在一個轉(zhuǎn)換周期結(jié)束后置回有效邏輯。STS線在R/C變?yōu)榈碗娖?00ns后變?yōu)楦唠娖?，當?shù)據(jù)有效300ns后恢復低電平。圖9如果轉(zhuǎn)換是由如圖12所示的高電平脈沖所初始化的，那么在R/C為高電平時，數(shù)據(jù)鏈是被允許的。R/C的下降沿啟動下一個轉(zhuǎn)換，并且數(shù)據(jù)鏈返回到三態(tài)（并一直保持三態(tài)），知道下一個R/C高電平脈沖出現(xiàn)。圖10通常應用R/C單機模式下的低脈沖。圖13闡明了典型的8086型處理機的單機構(gòu)造。額外的74F/S374 插銷提高了總線的訪問/放行次數(shù)并協(xié)助簡化轉(zhuǎn)爐數(shù)模部分的連接線。圖11AD574與單片機接口AD574A的控制邏輯使得絕大多數(shù)情況下和微處理器系統(tǒng)總線直接連線變成可能。然而它不可能描述出每一種微處理器類型的接口連接的所有細節(jié)，下面將舉幾個具有代表性的例子。典型的數(shù)模轉(zhuǎn)換器接口程序序列涉及以下幾步：首先, 在初始化會話的時候，地址被寫進數(shù)模轉(zhuǎn)換。處理器必須等待會話周期的結(jié)束，因為多數(shù)數(shù)模轉(zhuǎn)換器需要一個以上的指令周期來完成會話操作。當然，有效數(shù)據(jù)只有在會話結(jié)束后才能被讀取。AD574A 提供信號端輸出(STS) ，它能指示會話過程。這個信號可以由處理器通過讀取外部三態(tài)緩沖（或其它輸入端口）獲得。如果系統(tǒng)的計時要求非常嚴格（請記住AD574A的最大轉(zhuǎn)換時間只有35毫秒）并且處理器在ADC轉(zhuǎn)換周期中有其它任務要做的話，這個STS信號同樣可以用于產(chǎn)生一個中斷信號傳遞給轉(zhuǎn)換過程。另一種可行的延時方法是，先假設模數(shù)轉(zhuǎn)換器會消耗35微秒來進行轉(zhuǎn)換，然后插入足夠多的空指令來保證處理器消耗掉35微秒的時間。一旦建立,即完成轉(zhuǎn)換,(或數(shù)位更少)ADC的情況下,須選擇數(shù)據(jù)格式,(器),允許通過選擇連接12/8輸入而直接到8位或多或16位數(shù)據(jù)總線界面上。在采用16位數(shù)據(jù)總線時,(12/8 高)數(shù)據(jù)總線(DB11 通過 DB0)既可以連接到數(shù)據(jù)總線的12位有效位或12位無效位。在數(shù)位的上半部偶數(shù)地址(A0 低)包含 8 MSBs (DB11 通過 DB4).。奇數(shù)地址(A0 高)包含 4 LSBs (DB3 through DB0),后面跟有4個零,從而消除數(shù)位掩蔽指令.AD574A可以在輸入/輸出或者儲存映像結(jié)構(gòu)中被接線到Z80 處理機上。圖15闡明了一個輸入/輸出或者映像結(jié)構(gòu)。Z80使用A0–A7 地址線來解碼輸入/輸出端口地址。Z80的一個有趣的特性就是當進行I/O操作時會自動插入一個等待狀態(tài)，允許AD574A和時鐘頻率高達4MHz的Z80處理器一起使用。對于高于4MHz的實際應用，可以使用圖16所展示的等待狀態(tài)發(fā)生器。在配置內(nèi)存內(nèi)部。