【正文】 調(diào)整薄膜應(yīng)用電容以匹配DAC（數(shù)模轉(zhuǎn)換器）的實(shí)比例輸出電流。有兩個(gè)5千歐的輸入測(cè)量電阻允許10伏或20伏的區(qū)間。10千歐的雙極偏移電容接地用于單極操作，或連接到10伏參考電壓上用于雙極性操作。AD574模擬輸入電壓圖2 OP放大器與AD574連接OP放大器的輸出阻抗有一個(gè)開(kāi)環(huán)值，在一個(gè)封閉回路中，這個(gè)值被回路增益（由增加的頻率產(chǎn)生）等分。放大器應(yīng)該至少擁有500kHz的回路增益才能和AD574A一起使用。要檢查信號(hào)源的輸出特性是否合適，就要在轉(zhuǎn)換進(jìn)行中使用示波鏡監(jiān)控AD574的輸入端。每12個(gè)干擾應(yīng)該在1秒以內(nèi)衰減。 關(guān)于取樣—保持器的應(yīng)用，我們推薦AD585型號(hào)。我們推薦讓AD711型號(hào)和AD544型號(hào)取樣—保持器應(yīng)在直流電下工作。 雖然AD574A的轉(zhuǎn)換時(shí)間最高為35秒，但為了能夠?qū)崿F(xiàn)幾個(gè)赫茲的頻率的精確12位轉(zhuǎn)換還是需要使用采樣－保持放大器（SHA）的。如果一個(gè)驅(qū)動(dòng)AD574A的模擬輸入信號(hào)電壓在轉(zhuǎn)換所需的計(jì)時(shí)周期中變化超過(guò)LSB的一半，那么輸入端就需要一個(gè)SHA。 AD585是一種高線性的采樣－保持放大器（SHA），它能夠直接驅(qū)動(dòng)AD574A的模擬輸入端。AD585的快速采集時(shí)間、低孔徑和低孔徑抖動(dòng)都很好地使用于高速數(shù)據(jù)采集系統(tǒng)?？紤]到AD574A的轉(zhuǎn)換時(shí)間為35秒，并且擁有10Vpp的輸入信號(hào)。 如圖3所示，加上AD585后，最高頻率增加到了26kHz。AD585的低輸出阻抗、快速連環(huán)反應(yīng)和低損耗能夠在變化的周期性負(fù)荷工況下維持12位準(zhǔn)確性，使它適當(dāng)用于高精確度轉(zhuǎn)換。 許多其他SHAs達(dá)不到12位轉(zhuǎn)換的準(zhǔn)確性，并且可能因而減弱系統(tǒng)。 AD585被推薦應(yīng)用于AD574A的采樣與保持。 圖3 帶采樣保持器AD585的AD574AAD574A 電源的濾波、良好地校準(zhǔn)和遠(yuǎn)離高頻噪聲是異常重要的.。噪聲補(bǔ)償?shù)氖褂脮?huì)造成不穩(wěn)定的輸出信號(hào)。除非特別要求濾掉輸出端的電火花，交換式電源電路建議達(dá)到12比特的精確度。注意： 一點(diǎn)點(diǎn)毫伏的噪聲就代表著12比特ADC（電源）的巨大誤差。 電路布局應(yīng)該嘗試定位AD574A,與之相連的相似物輸入電路,.AD574A處理單極性信號(hào)AD574A包括了所有進(jìn)行完全12位AD轉(zhuǎn)換所需的活動(dòng)組件。這樣，在大多數(shù)情況下，所需的只是電源連接（+5 V, +12 V/+15 V 和 –12 V/–15 V）、模擬輸入以及轉(zhuǎn)換初始化命令，下頁(yè)會(huì)討論到。模擬輸入連接和校準(zhǔn)都很容易完成。單極操作模式如圖4所示。 圖4AD574A所有的薄膜應(yīng)用程序電阻是通過(guò)絕對(duì)刻度來(lái)衡量的。因此在許多應(yīng)用程序中，并不需要刻度平衡。規(guī)格表給出了每個(gè)等級(jí)的絕對(duì)精度。例如，如果沒(méi)有應(yīng)用區(qū)標(biāo)，% (10LSB)最大滿額誤差。（通常滿額誤差是2 LSB）。如果不允許使用這個(gè)彎管平衡的話，pin 12 可以直接同pin 9連接；pin 12 的這兩個(gè)電阻器和這個(gè)微調(diào)電容器就不需要了。如果不允許使用完整的平衡，應(yīng)該在pin 8和pin 10之間連接一個(gè)xxxx金屬薄膜微調(diào)電容器。 此器件在輸入電壓0到10伏連接時(shí)須接腳9和腳13,當(dāng)輸入電壓在0到20伏之間時(shí),應(yīng)從腳14和腳9引入。AD574A提供輸入信號(hào)補(bǔ)償，, () , (5 mV/bit), k Ω, 而插腳14的名義輸入阻抗為10kΩ。W單極性輸入AD574A擁有一個(gè)名義上是LSB一半的偏移量，以便對(duì)一個(gè)給定編碼的準(zhǔn)確模擬輸入可以正好處于這個(gè)編碼的中央（在其前后各有一半的編碼轉(zhuǎn)換）。這樣，第一個(gè)轉(zhuǎn)換（從0000 0000 0000到0000 0000 0001）會(huì)在輸入電平為+1/2LSB（）時(shí)發(fā)生。如果第12腳連在第9腳上，那么單元將在規(guī)格之內(nèi)按此方式工作。如果使用了偏移調(diào)整（R1），雖然可以針對(duì)特定的系統(tǒng)要求設(shè)置不同的偏移量，但也應(yīng)該按上述方法調(diào)整。這個(gè)電路會(huì)給出大約15mV的偏移調(diào)整范圍。 滿量程調(diào)整適用于一個(gè)信號(hào)在滿量程下產(chǎn)生1/2 LSB線性誤差。調(diào)整R2來(lái)實(shí)現(xiàn)最后一個(gè)轉(zhuǎn)換（1111 1111 1110到1111 1111 1111）雙極性輸入雙極的聯(lián)系范圍如圖5。還有，就單極的范圍，如果輸出量與增加量的數(shù)據(jù)充足的話，一個(gè)電容器或者兩個(gè)都可以拿一個(gè)50177。 1%的固定電阻來(lái)代替。單極標(biāo)準(zhǔn)與雙極標(biāo)準(zhǔn)是相似的。圖5邏輯控制AD574A包含了芯片上邏輯，可以通過(guò)微處理器中通常存在的信號(hào)中提供開(kāi)始轉(zhuǎn)換和讀取轉(zhuǎn)換結(jié)果操作” 如圖6是AD574A的內(nèi)部邏輯電路?？刂菩盘?hào)CE 、CS, 和R/C 控制交換器的操作。R/C 的狀態(tài)由CE 和CS 兩個(gè)信號(hào)的加入來(lái)確定進(jìn)行數(shù)據(jù)讀取(R/C = 1) 或數(shù)據(jù)轉(zhuǎn)換(R/C = 0) 。記數(shù)器控制輸入AO ,12/8 控制轉(zhuǎn)換長(zhǎng)度和數(shù)據(jù)格式。AO 線通常被連結(jié)到地址總線的最低有效位。如果AO置低(電位)開(kāi)始, 按12 位A/D進(jìn)行轉(zhuǎn)換。當(dāng)12/8=1時(shí)，12位數(shù)據(jù)線一次讀出，主要用于16位微機(jī)系統(tǒng)；12/8=0時(shí)，可與8位機(jī)接口。此引腳輸入為高電平時(shí)，12位數(shù)據(jù)并行輸出；當(dāng)此引腳為低電平時(shí)，與引腳A0配合，把12位數(shù)據(jù)分兩次輸出。12/8的引腳接DIGITAL COMMON輸出8位數(shù)據(jù)12/8引腳接VLOGIC輸出12位數(shù)據(jù)。12/8的引腳不與TTL兼容的，必須和vlogic或者digital連接，在8位模式下，當(dāng)Ao置高的時(shí)候，低4位加上尾隨4個(gè)0有效。在不需要內(nèi)部3態(tài)緩沖器的情況下，該結(jié)構(gòu)允許直接接口的8位數(shù)據(jù)流重疊。在讀取轉(zhuǎn)換數(shù)據(jù)操作時(shí)不建議ao改變。三態(tài)緩沖器不對(duì)稱的允許與阻止時(shí)間可能造成內(nèi)部總線沖突,對(duì)AD574A造成潛在危害.圖6STS這個(gè)輸出信號(hào)表明了轉(zhuǎn)換器的狀況。STS值在轉(zhuǎn)換開(kāi)始時(shí)升高，在轉(zhuǎn)換過(guò)程完成后降低回原樣。AD574A 容易聯(lián)接于多種微處理器和其他數(shù)字化系統(tǒng)。 下列AD574A控制信號(hào)的計(jì)時(shí)要求的討論應(yīng)該為系統(tǒng)設(shè)計(jì)者提供有用的對(duì)設(shè)備的操作了解。 圖7。如果R/C顯示較高,操作提示會(huì)立即發(fā)生,我們推薦使用CE,因?yàn)樗菴S有更少的系統(tǒng)延遲,并且能被較快地 ,CE被用來(lái)轉(zhuǎn)換. 一旦轉(zhuǎn)換開(kāi)始STS置成高位，直到轉(zhuǎn)換循環(huán)完成,轉(zhuǎn)換開(kāi)始命令將被忽略。直到轉(zhuǎn)換周期是完全的。在轉(zhuǎn)換期間，輸出數(shù)據(jù)緩沖無(wú)效。圖8給出了數(shù)據(jù)讀取操作時(shí)間狀況,在數(shù)據(jù)讀取過(guò)程中, 當(dāng)CE和R/C都處于高電平(假定CS已經(jīng)處于低電平)的時(shí)候,開(kāi)始測(cè)量訪問(wèn)時(shí)間. 如果這時(shí)CS能夠使得設(shè)備工作, 訪問(wèn)時(shí)間可延長(zhǎng)100納秒.圖8在8位的總線接線模式中（和數(shù)字公用區(qū)連線的12/8 輸出）， 地址位AO，必須在CE升高的150毫秒之前和整個(gè)讀取循環(huán)中保持穩(wěn)定。如果允許AO變化，將會(huì)導(dǎo)致對(duì)AD574A輸出緩存區(qū)的損壞。AD5474A單機(jī)操作AD5474A可以“獨(dú)立”模式使用，它是系統(tǒng)里很好用的、可用的和專用的端口，以這種方式不需要用總線連接。按這方式，CE和12/8置成高位，CS和AO置成低位，而轉(zhuǎn)化由RC控制。 當(dāng)RC置成高位時(shí)，三態(tài)緩沖器啟動(dòng)，當(dāng)RC置成低位時(shí)開(kāi)始轉(zhuǎn)換。其允許兩種控制信號(hào)一種高電位脈沖，低高電位脈沖。由如圖11所示的低脈沖操作。在這種情況下R/C下降沿的輸出響應(yīng)被強(qiáng)制為高阻狀態(tài)，在一個(gè)轉(zhuǎn)換周期結(jié)束后置回有效邏輯。STS線在R/C變?yōu)榈碗娖?00ns后變?yōu)楦唠娖剑?dāng)數(shù)據(jù)有效300ns后恢復(fù)低電平。圖9如果轉(zhuǎn)換是由如圖12所示的高電平脈沖所初始化的，那么在R/C為高電平時(shí)，數(shù)據(jù)鏈?zhǔn)潜辉试S的。R/C的下降沿啟動(dòng)下一個(gè)轉(zhuǎn)換，并且數(shù)據(jù)鏈返回到三態(tài)（并一直保持三態(tài)），知道下一個(gè)R/C高電平脈沖出現(xiàn)。圖10通常應(yīng)用R/C單機(jī)模式下的低脈沖。圖13闡明了典型的8086型處理機(jī)的單機(jī)構(gòu)造。額外的74F/S374 插銷提高了總線的訪問(wèn)/放行次數(shù)并協(xié)助簡(jiǎn)化轉(zhuǎn)爐數(shù)模部分的連接線。圖11AD574與單片機(jī)接口AD574A的控制邏輯使得絕大多數(shù)情況下和微處理器系統(tǒng)總線直接連線變成可能。然而它不可能描述出每一種微處理器類型的接口連接的所有細(xì)節(jié)，下面將舉幾個(gè)具有代表性的例子。典型的數(shù)模轉(zhuǎn)換器接口程序序列涉及以下幾步：首先, 在初始化會(huì)話的時(shí)候，地址被寫(xiě)進(jìn)數(shù)模轉(zhuǎn)換。處理器必須等待會(huì)話周期的結(jié)束，因?yàn)槎鄶?shù)數(shù)模轉(zhuǎn)換器需要一個(gè)以上的指令周期來(lái)完成會(huì)話操作。當(dāng)然，有效數(shù)據(jù)只有在會(huì)話結(jié)束后才能被讀取。AD574A 提供信號(hào)端輸出(STS) ，它能指示會(huì)話過(guò)程。這個(gè)信號(hào)可以由處理器通過(guò)讀取外部三態(tài)緩沖（或其它輸入端口）獲得。如果系統(tǒng)的計(jì)時(shí)要求非常嚴(yán)格（請(qǐng)記住AD574A的最大轉(zhuǎn)換時(shí)間只有35毫秒）并且處理器在ADC轉(zhuǎn)換周期中有其它任務(wù)要做的話，這個(gè)STS信號(hào)同樣可以用于產(chǎn)生一個(gè)中斷信號(hào)傳遞給轉(zhuǎn)換過(guò)程。另一種可行的延時(shí)方法是，先假設(shè)模數(shù)轉(zhuǎn)換器會(huì)消耗35微秒來(lái)進(jìn)行轉(zhuǎn)換，然后插入足夠多的空指令來(lái)保證處理器消耗掉35微秒的時(shí)間。一旦建立,即完成轉(zhuǎn)換,(或數(shù)位更少)ADC的情況下,須選擇數(shù)據(jù)格式,(器),允許通過(guò)選擇連接12/8輸入而直接到8位或多或16位數(shù)據(jù)總線界面上。在采用16位數(shù)據(jù)總線時(shí),(12/8 高)數(shù)據(jù)總線(DB11 通過(guò) DB0)既可以連接到數(shù)據(jù)總線的12位有效位或12位無(wú)效位。在數(shù)位的上半部偶數(shù)地址(A0 低)包含 8 MSBs (DB11 通過(guò) DB4).。奇數(shù)地址(A0 高)包含 4 LSBs (DB3 through DB0),后面跟有4個(gè)零,從而消除數(shù)位掩蔽指令.AD574A可以在輸入/輸出或者儲(chǔ)存映像結(jié)構(gòu)中被接線到Z80 處理機(jī)上。圖15闡明了一個(gè)輸入/輸出或者映像結(jié)構(gòu)。Z80使用A0–A7 地址線來(lái)解碼輸入/輸出端口地址。Z80的一個(gè)有趣的特性就是當(dāng)進(jìn)行I/O操作時(shí)會(huì)自動(dòng)插入一個(gè)等待狀態(tài)，允許AD574A和時(shí)鐘頻率高達(dá)4MHz的Z80處理器一起使用。對(duì)于高于4MHz的實(shí)際應(yīng)用，可以使用圖16所展示的等待狀態(tài)發(fā)生器。在配置內(nèi)存內(nèi)部。