【正文】 og 描述的硬件是可以在同一時(shí)間同時(shí)運(yùn)行的，屬于并行結(jié)構(gòu)。由于兩者執(zhí)行結(jié)構(gòu)的不同，如在處理非阻塞賦值語句的時(shí)候，則需要考慮兩種語言的語句執(zhí)行情況，以保證兩者語義的一致性。在Verilog 中，當(dāng)兩個(gè)非阻塞賦值語句a ＜ = b + c 和b ＜ = a + d，兩條語句需在并行執(zhí)行條件下才能保證其正確的語義。而在順序執(zhí)行程序的C ++ 語句中，則需加入a的備份變量a_ temp，使用序列a_ temp = b + c，b= a + d，a = a _ temp 來完成這兩個(gè)非阻塞賦值語句。Verilog 中模塊的調(diào)用與C ++ 語言的函數(shù)調(diào)用是有區(qū)別的，在Verilog 中模塊調(diào)用，可以使用名稱綁帶來指定端口。 在C ++ 中若調(diào)用有參函數(shù)，則只能按順序書寫。C ++ 語言沒有時(shí)間關(guān)系，即在時(shí)序的控制上需通過設(shè)置狀態(tài)發(fā)生器來進(jìn)行協(xié)調(diào)。同樣，對于Verilog 語言，為了最終可以使用綜合工具把Verilog 源代碼轉(zhuǎn)化為門級邏輯，則Verilog 程序必須做到?jīng)]有任何外加的人工延時(shí)信號，也就是需要表示為有限狀態(tài)機(jī)。在邏輯電路設(shè)計(jì)過程中兩種語言對不同的接口類型需區(qū)別對待。若某一模塊有3 種不同類型的接口input_ in、output_ out 和inout_ io，輸入口_ in和輸出口_ out 屬于單向口，可由相應(yīng)的連接端持續(xù)賦值即可。而對于雙向傳遞的_ io 口來說，則需將其分解為一個(gè)輸入端和一個(gè)輸出端，同時(shí)引入另一變量，以保證分解后的雙向連接。兩種語言所使用到的關(guān)鍵字和運(yùn)算符則十分相似，這便提高了在設(shè)計(jì)過程中實(shí)現(xiàn)轉(zhuǎn)化的可行性。通過以上對兩種語言的對比分析，可以看出，C ++ 語言與Verilog 硬件描述語言類似，只要運(yùn)用合理的轉(zhuǎn)化設(shè)計(jì)方法，就可以準(zhǔn)確一致的實(shí)現(xiàn)SOC設(shè)計(jì)在軟件與硬件上的相結(jié)合。 C ++ 與Verilog 之間的設(shè)計(jì)轉(zhuǎn)化在設(shè)計(jì)的過程中，需要將C ++ 程序轉(zhuǎn)換成類似Verilog 的結(jié)構(gòu)程序［10］，保證描述的邏輯電路達(dá)到設(shè)計(jì)要求。 同時(shí)，又不能使用C ++ 中較為抽象的語法，如迭代、指針、不確定次數(shù)的循環(huán)等，以使Verilog 描述達(dá)到可綜合的目的。這里可以采用Visual C ++ 6. 0 來進(jìn)行C ++ 程序代碼的編譯與調(diào)試，并可通過C ++ 到Verilog 軟件進(jìn)行代碼間的轉(zhuǎn)化，下面結(jié)合數(shù)字信號處理器的設(shè)計(jì)對此方法進(jìn)行設(shè)計(jì)應(yīng)用。 模塊的定義方式在DSP 的設(shè)計(jì)過程中，其包含有乘法累加器、運(yùn)算器、狀態(tài)生成器、指令存儲(chǔ)器和外部主機(jī)接口等基礎(chǔ)模塊。以運(yùn)算器ALU 模塊中的簡化程序?yàn)槔?，對?shí)現(xiàn)Verilog 和C ++ 程序的編寫方式加以說明。parameter ADDC = 2。always @ ( i_ alu_ state) ∥判斷狀態(tài)標(biāo)志位case ( r_ alu_ opc ［4: 0］)ADDC: begin ∥帶進(jìn)位加法運(yùn)算int i_ alu_ opc ［4: 0］。 ∥輸入信號int o_ alu_ z ［23: 0］。 ∥輸出信號private:int r_ alu_ opc ［4: 0］。 ∥操作碼寄存器int shift_ amount。 ∥移位變量∥…} 。對于信號的初始化則可在構(gòu)造函數(shù)中完成，這樣可以保證在每個(gè)對象首次使用之前初始值被編譯器自動(dòng)應(yīng)用在每個(gè)類對象上。對于類的成員函數(shù)可通過域區(qū)分符在類體外進(jìn)行定義，不過事先需要在類體內(nèi)進(jìn)行聲明，然后將類定義作為頭文件。類體內(nèi)用于描述模塊內(nèi)部功能操作的成員函數(shù)：Operation ( ) 聲明為private 類型，再聲明一個(gè)public 類型成員函數(shù)Run ( ) ，其中包含內(nèi)部功能函數(shù)，用于外部對類模塊的調(diào)用。如class ALU{private:void Operation( ) 。 ∥指令操作函數(shù)public:void Run( ) 。 ∥功能模塊運(yùn)行函數(shù)∥…} 。ALU∶ ∶ALU( ){i_alu_state = 0。 ∥狀態(tài)標(biāo)志位for ( i = 0。 i ＜ 5。 i + + )r_alu_opc［i］ = 0。 ∥ALU 指令操作碼∥…}void ALU∶∶Run( ) ∥ALU 操作運(yùn)行函數(shù){Operation( ) 。Show( ) 。 ∥變量輸出打印函數(shù)}void ALU∶∶Operation( ){switch( opc_pute){case 2: ∥ADDC 帶進(jìn)位加法運(yùn)算alu_c = alu_a + alu_b + Carry。break。}∥……}4. 2 模塊的連接方式各基礎(chǔ)功能模塊編寫好后，需將各模塊連接起來以構(gòu)成整體?？梢酝ㄟ^編寫頂層模塊Top 來實(shí)現(xiàn)基礎(chǔ)模塊的互連。在Verilog 的頂層Top 模塊中，將各基礎(chǔ)模塊文件包含進(jìn)去，然后在引用時(shí)用“”符號，標(biāo)明原模塊是定義時(shí)規(guī)定的端口名，`include ． /clkgen． v ∥時(shí)鐘生成器`include ． /alu． v ∥ALU 運(yùn)算器∥…alualu0( ． o_alu_z( zbus) ， i_alu_x( xbus) ，． i_alu_y( ybus) ) ∥模塊端口連接即可實(shí)現(xiàn)括號中的連接信號與被引用模塊的端口相對應(yīng)。5 結(jié)論本文通過分析C ++ 這種面向?qū)ο蟮木幊陶Z言的特性，使C ++ 可以在集成電路的設(shè)計(jì)中發(fā)揮出重要的作用，隨著車牌自動(dòng)識(shí)別系統(tǒng)性能的提高，其應(yīng)用也在逐漸深入到我們生活的方方面面。如今市場上已經(jīng)出現(xiàn)了一些車牌識(shí)別系統(tǒng)，它們在系統(tǒng)規(guī)定的條件和環(huán)境下車牌的識(shí)別效果比較良好，但一旦條件發(fā)生比較大的變化，或者在一些比較特殊的環(huán)境下，比如說霧天、雨天和晚上等拍攝圖像質(zhì)量較差的環(huán)境下，這些系統(tǒng)出現(xiàn)識(shí)別率迅速下降和拒識(shí)等等一系列問題，系統(tǒng)的通用性比較差。因此，尋找一個(gè)適合大多數(shù)情況和大部分環(huán)境的、更加通用的車牌識(shí)別方法顯得十分有必要和重要。也只有當(dāng)在大多數(shù)環(huán)境下LPR都具有很高的性能時(shí)，LPR才會(huì)得到更加廣泛的運(yùn)用。綜上所述，車牌識(shí)別技術(shù)是未來交通領(lǐng)域必不可少的技術(shù)，現(xiàn)在進(jìn)行車牌識(shí)別技術(shù)的研究和應(yīng)用開發(fā)是具有相當(dāng)?shù)睦碚搩r(jià)值和現(xiàn)實(shí)意義的。參考文獻(xiàn):［1］ ANDREW K，BARBARA E M． Ruminations on C ++［M］．US : AddisonWesley Education Press，1997: 9 －10．［2］ MEYER S． Verilog plus C language modeling with PLI 2. 0:the next generation simulation language［C］∥Proceedings ofIVC/VIUF． California，US，1998: 98 －105．［3］ DEARTH G，MEETH S，WHITTER P． Networked objectoriented verification with C ++ and Verilog［C］∥Proceedingsof IVC/VIUF． California，US，1998: 158 －164．［4］ MEYER A S． A loosely coupled c /Verilog environment forsystem level verification［C］∥Proceedings of IVC/VIUF．California，US，1998: 165 － 170．［5］ HERMAN P． A strategy for Cbased verification［C］∥Proceedings of IVC/VIUF． California，US，1998: 120 －127．［6］ WILLIAM F，WILLIAM T． Data structures with C ++［M］． USA: Pearson Education，1999: 5 － 6．［7］ STEPHEN P． C ++ primer plus ［M］． Fifth edition．USA: Sams Publishing House，2005: 298 － 302．［8］ 戴笛，張福新． Verilog 到C 翻譯器的設(shè)計(jì)與實(shí)現(xiàn)［J］．計(jì)算機(jī)工程，2006， 32( 9) : 267 － 272．［9］ 夏宇聞． Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程［M］． 北京: 北京航空航天大學(xué)出版社，2003: 6 － 7．致 謝時(shí)光的腳步匆匆，轉(zhuǎn)眼間就即將迎來畢業(yè)時(shí)刻。當(dāng)本論文付梓之時(shí)，我體會(huì)到了探索的艱辛，也品嘗到了收獲的喜悅，“文章天下事，得失寸心知”，我更加深刻的明白了學(xué)無止境的含義，看到了自身的不足。大學(xué)里四年的光陰似是一閃而過，卻成就了我人生的蛻變與轉(zhuǎn)折。之前，因了一些莫名的執(zhí)著，我斤斤計(jì)較著收益和成本的距離，想要量出一個(gè)最大，然而成本一再沉淀，收益卻遙遙不見，彷徨過、苦楚過、猶豫過，但最終堅(jiān)持下來，終于明白，收益并不意味著幸福，努力過、付出過、為夢想不曾放棄過便有收獲，知足常樂。在這個(gè)過程中，所有教誨過我、輔導(dǎo)過我、幫助過我的老師和朋友，我都懷著一顆感恩的心致以最誠摯的謝意。首先，感謝老師在論文選題、方案設(shè)計(jì)、提綱確定、細(xì)節(jié)寫作等方面都給了我非常細(xì)致的指導(dǎo)和建議，使我領(lǐng)會(huì)了基本的思考方式，掌握了通用的研究方法，最后順利的完成了論文。老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、淵博的學(xué)識(shí)、獨(dú)特的學(xué)術(shù)思維、耐心細(xì)致的教學(xué)態(tài)度，使我收獲良多。其次，感謝各位教過我的老師們，正是他們四年來對我的辛勤培育、指導(dǎo)和幫助 ，才使我打下了良好的基礎(chǔ)，順利的完成學(xué)業(yè)和論文。之后，感謝四年來一路相伴的同窗摯友，“曾記同窗日月酣，未忘分道夢魂憨”，那些嬉笑怒罵的日子、那些游山踏青的年華、那些學(xué)而不倦的時(shí)光、那些無傷大雅的爭論……點(diǎn)點(diǎn)滴滴皆駐心頭，永恒成我大學(xué)生活中永不退色的華彩。最后，感謝背后一直默默無聞支持我的家人，當(dāng)我遇到困難和挫折時(shí)，當(dāng)我退縮不前時(shí)，總有他們陪伴著我、鼓勵(lì)著我，是他們的無私付出，促使我不斷進(jìn)步。一切即將結(jié)束，一切又即將開始。有太多的事歷歷在目，宛如昨日，記憶猶新。有太多人的音容笑貌，躍然紙上，揮之不去。有太多的期待與憧憬充盈心間，明天，又是一個(gè)全新的開始。我將以更大的努力來答謝所有愛我的人和我愛的人!