【導讀】發(fā)器、JK觸發(fā)器、T和T´觸發(fā)器；觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯部件。入信號消失后，狀態(tài)能夠保持不變。信號輸入端，低電平有效。再由S=1、Q=1可得Q＝0。將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復位。有狀態(tài)不變，體現(xiàn)了觸發(fā)器具有記憶能力。后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。RS若＝10，觸發(fā)器就會翻轉(zhuǎn)成為1狀態(tài)。在外加信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。Pulse的縮寫）表示。要求各觸發(fā)器在同一時刻動作，引入同步信號。次變化（空翻），這就引起輸出狀態(tài)邏輯混亂。與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了同步控制。

　　

【正文】 1 11 0 01 0 11 1 01 1 10 0 0狀態(tài)表 CPQ 0Q 1Q 2第 4章 時序邏輯電路 回首頁 75 2020年 11月 23日星期一 選用 4個 CP下降沿觸發(fā)的 JK觸發(fā)器，分別用 FF0、 FF FF2 、 FF3表示。 00 00 → 0001 → 0010 → 0011 → 0100 / 1 ↑ ↓ /0 10 01 ← 1000 ← 0111 ← 0110 ← 0101 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0排列順序： / C nnnn 0123二、 十進制計數(shù)器 狀態(tài)圖 輸出方程： 時鐘方程： nn C 03?CPCPCPCPCP ???? 3210C 的卡諾圖00 01 11 1000 0 0 001 0 0 111 0 0 10 0 0 nn23nn01十進制同步加法計數(shù)器 第 4章 時序邏輯電路 回首頁 76 2020年 11月 23日星期一 (a ) 10?nQ的卡諾圖00 01 11 1000 1 1 101 0 0 011 0 0 10 1 1 nn23nn01nn0100 01 11 1000 0 0 01 0 101 100101 0010 0110 000011 0100 1000 10 00 1 1 0 1 11 nn23次態(tài)卡諾圖nnnn 00010 11 ??????(b) 11?nQ的卡諾圖00 01 11 1000 0 0 001 1 1 011 0 0 10 1 1 nn23nn01nnnnnn 1010311 ?????00 01 11 1000 0 1 001 0 1 011 1 0 0 nn23nn01(c ) 12?nQ 的卡諾圖nnnnnnnnnnnnnn202001021202012????????00 01 11 1000 0 0 101 0 0 011 0 1 0 0 nn23nn( d ) 13n的卡諾圖nnnnnnn Q 30301213 ?????狀態(tài)方程 第 4章 時序邏輯電路 回首頁 77 2020年 11月 23日星期一 ???????????????nnnnnnnnnQKQJKJQKJKJ03012301220103100,1 CFF0 F F1 F F2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11Kamp。amp。amp。Q3Q3 1J C11Kamp。amp。電路圖 比較，得驅(qū)動方程： 將無效狀態(tài) 1010～ 1111分別代入狀態(tài)方程進行計算 ， 可以驗證在 CP脈沖作用下都能回到有效狀態(tài) ， 電路能夠自啟動 。 ???????????????????????????nnnnnnnnnnnnnnnnnnnnnnnQ30301213202001121010311001011nnn QKQJQ ??? 1第 4章 時序邏輯電路 回首頁 78 2020年 11月 23日星期一 十進制同步減法計數(shù)器 選用 4個 CP下降沿觸發(fā)的 JK觸發(fā)器，分別用 FF0、 FF FF2 、FF3表示。 / 0 / 0 / 0 / 0 00 00 ← 0001 ← 0010 ← 0011 ← 0100 / 1 ↓ ↑ /0 10 01 → 1000 → 0111 → 0110 → 0101 / 0 / 0 / 0 / 0排列順序： / B nnnn 0123狀態(tài)圖 輸出方程： 時鐘方程： nnnn B 0123?CPCPCPCPCP ???? 3210B 的卡諾圖00 01 11 1000 1 0 001 0 0 011 0 0 10 0 0 nn23nn01第 4章 時序邏輯電路 回首頁 79 2020年 11月 23日星期一 (a ) 10?nQ的卡諾圖00 01 11 1000 1 1 101 0 0 011 0 0 10 1 1 nn23nn01nn0100 01 11 1000 1 0 01 0 0 1 1 011101 0000 0100 100011 0010 0110 10 0001 0 1 01 nn23nnnn 00010 11 ??????(b) 11?nQ的卡諾圖00 01 11 1000 0 1 101 0 0 011 1 1 10 0 0 nn23nn01nnnnnnnnnnnnnnnQ1010320101301211????????nnnnnnnnnnnnnn202003021202312????????nnnnnnn Q 30301213 ?????狀態(tài)方程 00 01 11 1000 0 0 101 0 1 011 0 1 10 0 1 nn23nn01(c ) 12?nQ 的卡諾圖00 01 11 101 0 0 10 0 nn23nn01( d ) 13?nQ的卡諾圖次態(tài)卡諾圖 第 4章 時序邏輯電路 回首頁 80 2020年 11月 23日星期一 Q0Q0FF0 F F1 F F2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11Kamp。amp。amp。Q3Q3 1J C11Kamp。amp。amp。將無效狀態(tài) 1010～ 1111分別代入狀態(tài)方程進行計算 ， 可以驗證在 CP脈沖作用下都能回到有效狀態(tài) ， 電路能夠自啟動 。 ???????????????nnnnnnnnnnnnQKQJKJQKQJKJ03012301203201023100,1電路圖 ???????????????????????????nnnnnnnnnnnnnnnnnnnnnnnn303012132020031210102311001011nnn QKQJQ ??? 1比較，得驅(qū)動方程： 第 4章 時序邏輯電路 回首頁 81 2020年 11月 23日星期一 解： 由圖可知，由于 CP 計數(shù)脈沖同時接到每個觸發(fā)器的時鐘輸入端，所以該計數(shù)器為同步計數(shù)器。 3 個觸發(fā)器的驅(qū)動方程分別為：F0： 20 QJ ? 、 10 ?KF1： 011 QKJ ??F2： 012 J ? 、 12 ?KQ 0 Q 1 Q 2J CKJ CK CP J CKamp。 Q Q Q Q Q Q F 0 F 1 F 2例： 分析圖示計數(shù)器為幾進制計數(shù)器 。 三、 N進制計數(shù)器（ 逢非 2n個脈沖歸零） 狀態(tài)方程： 第 4章 時序邏輯電路 回首頁 82 2020年 11月 23日星期一 列狀態(tài)表的過程如下： 首先假設(shè)計數(shù)器的初始狀態(tài) 000， 然后根據(jù)在 CP計數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài) 。 在第 1個 CP計數(shù)脈沖觸發(fā)下狀態(tài)為 001， 反復判斷 ， 直到第 5個 CP脈沖時計數(shù)器的狀態(tài)又回到 000。 即 5個計數(shù)脈沖計數(shù)器狀態(tài)重復一次 ，所以該計數(shù)器為 五進制計數(shù)器 。 計數(shù)脈沖 Q2 Q1 Q0J0 K0J1 K1J2 K20123450 0 00 0 10 1 00 1 11 0 00 0 01 11 11 11 10 1 1 10 01 10 01 10 00 00 10 10 11 10 10 1 CPQ 0Q 1Q 2第 4章 時序邏輯電路 回首頁 83 2020年 11月 23日星期一 用 同步 （ CR=0條件下，輸入一個 CP信號后各觸發(fā)器才能清零）或 異步 （直接 CR=0即可清零）清零端或置數(shù)端歸零 構(gòu)成 N進置計數(shù)器 均采用同步方式的有 74LS163； 均采用異步方式的有 74LS19 74LS19 74LS192； 清零采用異步方式、置數(shù)采用同步方式的有 74LS1674LS160； 只具有異步清零功能，如 CC45 74LS190、 74LS191。 四、集成計數(shù)器的應(yīng)用 書 p132 第 4章 時序邏輯電路 回首頁 84 2020年 11月 23日星期一 74 L S 16 1 Q0 Q1 Q2 Q3(b ) 邏輯功能示意圖(a ) 引腳排列圖 16 15 1 4 1 3 1 2 11 1 0 974 L S 16 1 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDC R C P D0 D1 D2 D3 CTP G N D CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二進制同步加法計數(shù)器 74LS161 ① CR=0 無條件異步清零 ② CR= LD=0 CP上沿作用下， 同步 置數(shù) ③ CR=LD=CPT=CPP=1時， CP上沿同步作用下 ,按照 4位自然二進制碼進行 計數(shù)。 ④ CR=LD=1且 CPTCPP=0時，計數(shù)器狀態(tài) 保持 不變。 ⑤ CO＝ CPTQ3Q2Q1Q0。 CO=1, — 進位 。 第 4章 時序邏輯電路 回首頁 85 2020年 11月 23日星期一 用 74LS161來構(gòu)成一個十二進制計數(shù)器 。 nn CR 23?SN＝ S12＝ 1100 例 D0～