founder-資料下載頁
2025-10-09 02:40本頁面
【導(dǎo)讀】觸發(fā)器是構(gòu)成時序邏輯電路的基本單元。兩個互補輸出端。其輸出狀態(tài)不僅與輸入有關(guān)，連接，即可構(gòu)成基本ＲＳ觸發(fā)器。Ｒ＝１、Ｓ＝０：Q=1，=0，觸發(fā)器置1，或。Ｒ＝Ｓ＝1，觸發(fā)器狀態(tài)不變，體現(xiàn)了觸發(fā)器具。換過程稱為“翻轉(zhuǎn)”。且與外加時鐘脈沖CP同步。只在時鐘脈沖的跳變沿觸發(fā)翻轉(zhuǎn)。觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。CP=0時，Q5=，Q6=D，信號存儲。它不存在一次變化現(xiàn)象。輯功能一致，故狀態(tài)方程、功能表一致。集成觸發(fā)器的功能和ＲＳ觸發(fā)器一致。正常工作時，預(yù)置端和清零端必須都加高電平，且。稱為直接預(yù)置和直接清零。使用中的多余輸入端要接至高電平。3個S端和3個R端，分別為與邏輯關(guān)系：
【正文】 成 JK觸發(fā)器 器件內(nèi)含兩個相同的ＪＫ觸發(fā)器 ， 它們都帶有預(yù)置和清零輸人 ， 屬于負(fù)跳沿觸發(fā)的邊沿觸發(fā)器 。 典型的 高速 CMOS雙 JK觸發(fā)器 HC76： 2020/11/23 數(shù)字電子技術(shù) 32 ＨＣ７６的邏輯功能表 Qn n H H H H H L H L H H L H L H H H n Qn L L H H H L ? ? ? L H L H ? ? ? H L Q K J CP RD SD 輸 出 輸 入 Q2020/11/23 數(shù)字電子技術(shù) 33 nn1n QKQJQ ???nn1n QTQTQ ???若 J=K=T ： T=0 ： n1n ??T=1 ： n1n ??T QnQn+1說明000101不變110110翻一次1真值表 T觸發(fā)器 2020/11/23 數(shù)字電子技術(shù) 34 DQ 1n ??D=0 ： 0Q 1n ??D=1 ： 1Q 1n ??D QnQn+1說明000100置 0110111置 11真值表 D觸發(fā)器 １．功能分析 2020/11/23 數(shù)字電子技術(shù) 35 2．集成 D 觸發(fā)器 雙 D觸發(fā)器 74HC74是帶有 預(yù)置 和 清零輸入 、上跳沿觸發(fā) 的 邊沿觸發(fā)器 。 2020/11/23 數(shù)字電子技術(shù) 36 D觸發(fā)器 74HC74功能表 Q0 ? L H H H L H H H L H L H H H L ? ? L H L H ? ? H L Q D CP RD SD 輸 出 輸 入 02020/11/23 數(shù)字電子技術(shù) 37 觸發(fā)器的脈沖工作特性及主要參數(shù) ? 觸發(fā)器對時鐘脈沖、輸人信號之間的時間關(guān)系 的要求稱為觸發(fā)器的 脈沖工作特性 。 ?J、 K信號必須在CP正跳沿前加人，并且不允許在 CP=1期間發(fā)生變化。 2020/11/23 數(shù)字電子技術(shù) 38 ?CP的 1狀態(tài)必須保持一段時間 ， 直到主觸發(fā)器的Q’和 端電平穩(wěn)定 ， 這段時間稱為維持時間 tCPH ,Q?從 CP負(fù)跳沿到觸發(fā)器輸出狀態(tài)穩(wěn)定 ， 也需要一定的延遲時間 tCPL C P L HC P L tt ?要求： ?JK主從觸發(fā)器要求 CP的最小工作周期： C P LC P H ttT ??m i n
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1