【導(dǎo)讀】存儲(chǔ)器和硬件加速器。和優(yōu)化系統(tǒng)的條件。用于區(qū)分其它SOC的系統(tǒng)。將PowerPC405/440硬核集成到Virtex系列的FPGA芯片中；將ARMCortex-A9MP雙核處理器集成在Zynq-7000系列的FPGA. 軟核處理器是通過使用FPGA的通用邏輯實(shí)現(xiàn)的。核處理器通過HDL語言或網(wǎng)表進(jìn)行描述的。必須進(jìn)行綜合才能使用。提供32位的軟核處理器MicroBlaze；提供8位的軟核控制器Picoblaze；下面給出Xilinx公司的軟核和硬核處理器的性能。源于系統(tǒng)和結(jié)構(gòu)的瓶頸，以及存儲(chǔ)器帶寬的限制。比如，數(shù)字信號(hào)處理器DSP. 用于解決某一類專門的數(shù)字信號(hào)處理。對(duì)于一些高容量的。應(yīng)用，設(shè)計(jì)人員可能還需要專門開發(fā)ASIC芯片。FPGA芯片被定義成FPGA的平臺(tái)。式平臺(tái)提供了一個(gè)靈活的解決方案。不同的IP軟核和硬核資源。這種可編程的結(jié)構(gòu)特點(diǎn)，大大縮短了系統(tǒng)的。發(fā)周期，提供前所未有的軟件和硬件協(xié)同設(shè)計(jì)的靈活性，，它不再只用于連接不同接口設(shè)備的“連接邏輯”。心的硬件設(shè)計(jì)，轉(zhuǎn)換到了以C語言進(jìn)行功能描述為中心。述硬件的具體實(shí)現(xiàn)方法。這也是和傳統(tǒng)的FPGA設(shè)計(jì)和嵌。嵌入式軟件的設(shè)計(jì)流程。

　　

【正文】 存儲(chǔ)器 FLASH/SRAM 快速簡(jiǎn)單鏈路 FSL 0,1….15 定制功能 定制功能 BRAM 本地存儲(chǔ)器 總線 DCache BRAM ICache BRAM 可配置大小 仲裁器 PLB 處理器本地總線 PLB 緩存連接 SDRAM 處理器本地總線 PLB GPIO 總線橋 PLB 仲裁器 片上外設(shè) PLB的其它短是必須的，當(dāng)有低速設(shè)備操作在低總線速度 需要仲裁器，當(dāng)一個(gè)外設(shè)可作為主設(shè)備，想要對(duì)其它外設(shè)進(jìn)行寫操作 北京中教儀裝備技術(shù)有限公司 MicroBlaze軟核處理器原理 MicroBlaze軟核典型 PSoC結(jié)構(gòu) MicroBlaze AXI 互連塊 AXI DDR2/3 存儲(chǔ)器控制器 AXI 互連塊 BRAM 存儲(chǔ)器 MDM BRAM ILMB DLMB MBDEBUG Arrow direction indicates AXI Master/Slave relationship DMA GPIO UARTLITE RS232 Switches Timer 中斷控制器 Ether Flash接口 To Flash AXI – PLB46 橋 AXI4 AXI4 AXI4 AXI4 AXI4 AXI4Lite AXI4 AXI4Lite AXI4Lite AXI4Lite AXI4Lite AXI4Lite AXI4 TEMAC AXI4Stream AXI4 support is available starting 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK工具包 Xilinx的 EDK工具主要包含： Xilinx Platfrom Studio （ XPS）人機(jī)界面、嵌入式系統(tǒng)工具套件、嵌入式處理 IP 核，比如處理器和外設(shè)、 Platform Studio SDK（ Software Development Kit， SDK）。 SDK基于 Eclipse開放源碼框架，設(shè)計(jì)人員可以選擇使 用 SDK開發(fā)自己的嵌入式軟件應(yīng)用程序 ( 用 SDK開發(fā)應(yīng)用程序。 體會(huì) “生態(tài)設(shè)計(jì)，軟件和硬件協(xié)同設(shè)計(jì) ” 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK開發(fā)流程 EDK中所提供的工具用來完成嵌入式設(shè)計(jì)的整個(gè)過 程。下圖給出了基本嵌入式設(shè)計(jì)流程。 北京中教儀裝備技術(shù)有限公司 仿真 生成器 硬件平臺(tái)生成 庫(kù)生成 嵌入式軟件開發(fā) ISE Tools IP 庫(kù)或者用戶定制 IP MSS LibGen .a 編譯器 (GCC) .o, .a 鏈接器 (GCC) ELF MHS PlatGen Drivers, MDD MPD, PAO Pcore HDL System and Wrapper VHD Synthesis (XST) NGC NGDBuild UCF NGD MAP, PAR NCD BitGen BITINIT dow iMPACT SimGen Behavioral VHD Model SimGen Structural VHD Model SimGen Timing VHD Model Simulation IP Models ISE Models CompXLib 應(yīng)用程序 .c, .h, .s EDK SW Libraries Libraries, OS, MLD XMD, GDB FPGA JTAG Cable 在 SDK內(nèi)完成 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK開發(fā)流程 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) 硬件平臺(tái)的建立 Xilinx的 FPGA技術(shù)允許設(shè)計(jì)者在處理器子系統(tǒng)中定制 硬件邏輯。這種定制不可能使用標(biāo)準(zhǔn)的現(xiàn)成的微處理器或 控制器芯片?！坝布脚_(tái)”是指設(shè)計(jì)人員根據(jù)應(yīng)用的需要 而使用 Xilinx的技術(shù)建立的靈活地、嵌入式處理子系統(tǒng)。 硬件平臺(tái)是由一個(gè)或多個(gè)處理器或外設(shè)連接到處理器 總線構(gòu)成的。 EDK通過微處理器硬件規(guī)范 (Microprocessor Hardware Specification， MHS）文件記錄硬件平臺(tái)信息。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) 軟件平臺(tái)的建立 軟件平臺(tái)是軟件驅(qū)動(dòng)和用于建立應(yīng)用程序的操作系統(tǒng) （可選）組成的。所建立的軟件映像文件只包含用戶所使 用到的一部分 Xilinx的庫(kù)。 EDK通過微處理器軟件規(guī)范（ Microprocessor Software Spectifcation， MSS）記錄軟件平臺(tái)信息。設(shè)計(jì)人員可以在 軟件平臺(tái)運(yùn)行多個(gè)應(yīng)用程序。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) 使用仿真的硬件平臺(tái)驗(yàn)證 驗(yàn)證硬件平臺(tái)的正確功能，設(shè)計(jì)人員可以建立一個(gè)仿 真模型，并且在 HDL仿真器上運(yùn)行。當(dāng)仿真系統(tǒng)時(shí)，處理 器運(yùn)行可執(zhí)行文件。 設(shè)計(jì)人員可以選擇建立行為、結(jié)構(gòu)時(shí)序仿真模型。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) 使用調(diào)試的軟件驗(yàn)證 調(diào)試嵌入式軟件的基本技術(shù)是加載設(shè)計(jì)到所支持的開 發(fā)板和使用調(diào)試工具去調(diào)試處理器。 作為可選擇的方式，設(shè)計(jì)人員可以使用指令集仿真器 或簡(jiǎn)化系統(tǒng)仿真器模型運(yùn)行在主機(jī)上來調(diào)試設(shè)計(jì)代碼。 設(shè)計(jì)人員可以通過概要分析代碼的執(zhí)行來估計(jì)系統(tǒng)性 能。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) 芯片配置 一旦軟件和硬件平臺(tái)建立完成，設(shè)計(jì)人員可以為 FPGA 建立一個(gè)的配置比特文件。 對(duì)于原型設(shè)計(jì)，當(dāng)連接主機(jī)和芯片時(shí)，設(shè)計(jì)者可以在 下載比特流時(shí)，將希望運(yùn)行在嵌入式平臺(tái)上的軟件同時(shí)下 載。 對(duì)于產(chǎn)品，設(shè)計(jì)員將配置比特流和軟件保存在和 FPGA 連接的非易失性存儲(chǔ)器中。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 設(shè)計(jì)環(huán)境 Xilinx Platform Studio(XPS) 集成設(shè)計(jì)環(huán)境 GUI，在這個(gè)集成環(huán)境中可以創(chuàng)建完整的嵌入式設(shè)計(jì)。 Xilinx Software Development Kit(SDK) 集成設(shè)計(jì)環(huán)境 GUI，是對(duì) XPS的補(bǔ)充，用來幫助設(shè)計(jì)人員開發(fā)軟件應(yīng)用功能（從 ，專用于軟件應(yīng)用的開發(fā)）。 EDK命令行或“非 Windows”模式 允許設(shè)計(jì)人員運(yùn)行嵌入式設(shè)計(jì)流程或從命令行改變工具選項(xiàng)。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 硬件開發(fā) The Base System Builder(BSB)向?qū)? 通過使用支持的開發(fā)板或通用的基本功能，允許設(shè)計(jì)人員快速地建立一個(gè)嵌入式設(shè)計(jì)。 Xilinx推薦使用 BSB建立最初的項(xiàng)目創(chuàng)建。 The Create and Import IP Wizard 輔助設(shè)計(jì)人員添加自己的外設(shè)到設(shè)計(jì)中。建立相關(guān)的目錄或數(shù)據(jù)文件，保證外設(shè)能被 EDK工具識(shí)別。 Configure Coprocessor Wizard 幫助設(shè)計(jì)人員添加協(xié)處理器到 CPU。 Platform Generator(Platgen) 以 HDL或?qū)崿F(xiàn)的網(wǎng)表文件在片上構(gòu)造可編程系統(tǒng) 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 軟件開發(fā) Library Generator(Libgen) 構(gòu)建一個(gè)軟件平臺(tái)，該軟件平臺(tái)由定制的軟件庫(kù)、驅(qū)動(dòng)程序和 OS構(gòu)成。 GNU Compiler Tools(GCC) 基于庫(kù)產(chǎn)生器建立的平臺(tái)，建立軟件應(yīng)用程序。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 驗(yàn)證 Xilinx Microprocessor Debugger(XMD) 打開 shell用于軟件下載和調(diào)試，也提供通道用于 GNU調(diào)試器訪問設(shè)備。 GNU Debugger(GDB) 調(diào)試軟件的 GUI，基于仿真模型或目標(biāo)設(shè)備。 Simulation Model Generator(Simgen) 產(chǎn)生硬件仿真模型和編譯腳本文件用于對(duì)完整系統(tǒng)的仿真。 Simulation Library Compiler(CompEDKLib) 在開始對(duì)設(shè)計(jì)進(jìn)行仿真時(shí)，為目標(biāo)仿真器編譯 EDK仿真庫(kù)。 Bus Functional Model Compiler(BFM) 通過建立一個(gè)總線環(huán)境的模型去代替真實(shí)的嵌入式系統(tǒng)來幫助簡(jiǎn)化定制外設(shè)的驗(yàn)證。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 設(shè)備配置 Bitstream Initializer(Bitinit) 更新 FPGA的配置比特流，用可執(zhí)行的軟件初始 化片上指令存儲(chǔ)器 System ACE File Generator(GenACE) 基于 FPGA的配置比特流和存儲(chǔ)在非易失性存儲(chǔ) 器的可執(zhí)行軟件，產(chǎn)生一個(gè) Xilinx系統(tǒng) ACE配置 文件 Flash Memory Programmer 允許設(shè)計(jì)人員使用目標(biāo)處理器去編程板上的通 用 Flash（ CFI）接口 兼容的并行 flash 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) EDK功能 雜項(xiàng)類 Format Revision(revup)Tool and Version Management Wizard Revup工具更新設(shè)計(jì)文件（例如 MHS）到當(dāng) 前的版本。版本管理向?qū)椭鷮⑾惹?EDK建 立的 IP和驅(qū)動(dòng)更新到當(dāng)前的版本。 LibXil Memory File System Generator (LibXil MFS) 在主機(jī)上建立一個(gè) MFS存儲(chǔ)器鏡像，該鏡 像并被下載到嵌入式系統(tǒng)存儲(chǔ)器。 Platform Specification Utility 自動(dòng)產(chǎn)生微處理器外設(shè)定義 MPD數(shù)據(jù)文件 ，該文件要求創(chuàng)建 EDK兼容的制定外設(shè)。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) Xilinx Platform Studio(XPS) XPS提供了集成環(huán)境為基于 MicroBlaze和 PowerPC處 理器的嵌入式處理器系統(tǒng)創(chuàng)建軟件和硬件規(guī)范流程。 XPS也提供編輯器和項(xiàng)目管理接口用來創(chuàng)建和編輯源 代碼。 XPS提供工具流程配置選項(xiàng)的定制和提供圖形化的系 統(tǒng)編輯器用來連接處理器、外設(shè)和總線。 XPS可以在 Windows、 Solaris和 Linux平臺(tái)下使用。 從 XPS中，設(shè)計(jì)人員可以運(yùn)行所有用于處理硬件和軟 件的嵌入式系統(tǒng)工具。在 XPS環(huán)境下可以進(jìn)行系統(tǒng)驗(yàn)證。 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) Xilinx Platform Studio(XPS) XPS提供 下面的特性： ?能夠添加核，編輯核參數(shù)和進(jìn)行總線和信號(hào)連接，產(chǎn)生 MHS文件； ?能夠產(chǎn)生和修改 MSS文件； ?支持表內(nèi)的所有工具； ?能夠產(chǎn)生和觀察系統(tǒng)塊圖和設(shè)計(jì)報(bào)告； ?提供工程管理支持； ?過程和工具流程依賴管理； ?輸出 MHS文件到 SDK工具中； 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) Xilinx Software Development Kit(SDK) SDK為應(yīng)用軟件提供開發(fā)環(huán)境。 SDK基于 Eclipse開放源 碼標(biāo)準(zhǔn)。 SDK主要有以下特點(diǎn)： ?功能豐富的 C/C++編輯器和編譯環(huán)境； ?導(dǎo)入基于 XPS生成的硬件平臺(tái)定義； ?提供項(xiàng)目管理； ?支持基于單個(gè)處理器或者多個(gè)處理器系統(tǒng)的軟件應(yīng)用程序的開發(fā)； ?支持以團(tuán)隊(duì)環(huán)境的形式開發(fā)軟件應(yīng)用程序； ?為第三方的操作系統(tǒng)創(chuàng)建和配置板級(jí)支持包 BSP； 北京中教儀裝備技術(shù)有限公司 Xilinx片上系統(tǒng)開發(fā)平臺(tái)結(jié)構(gòu) Xilinx Software Development Kit(SDK) ?提供現(xiàn)成的簡(jiǎn)單軟件工程來測(cè)試硬件和軟件功能； ?通過 GUI接口為軟件應(yīng)用程序、編程 FPGA芯片和編程并行 flash存儲(chǔ)器產(chǎn)生鏈接腳本； ?應(yīng)用程序的建立配置和自動(dòng)的 MAKE文件生成； ?錯(cuò)誤瀏