嵌入式系統(tǒng)引論ppt課件-資料下載頁
2025-01-14 16:00本頁面
【正文】 49 常用調(diào)試方法和調(diào)試手段介紹： 四、在線仿真 ICE P18圖 16 ? 概述 ICE提供自己的處理器和存儲器，調(diào)試時(shí)代替目標(biāo)系統(tǒng)的處理器工作。 仿真器內(nèi)存和用戶內(nèi)存，兩者可切換。 當(dāng)用戶或仿真器決定停止執(zhí)行用戶目標(biāo)代碼并進(jìn)入 調(diào)試器時(shí)。發(fā) NMI 阻塞來自目標(biāo)系統(tǒng)的 NMI，完成存儲器切換 轉(zhuǎn)非屏蔽中斷處理 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 50 常用調(diào)試方法和調(diào)試手段介紹： ■ 在線仿真器的實(shí)時(shí)跟蹤功能 圖 17 用邏輯分析儀觀測總線信號即可實(shí)時(shí)跟蹤 ■ ICE與目標(biāo)系統(tǒng)的連接方法 圖 18 用 ICE中的處理器代替目標(biāo)系統(tǒng)的處理器 ① 直接連接 DIP插座 目標(biāo)板 CPU去除，由 ICE中的 CPU代替 ② 間接連接 CPU同時(shí)插有，但目標(biāo)板 CPU引腳完全關(guān)閉（輸出 為三態(tài)）， [有的 CPU帶有“禁止一切”的控制引 腳，可關(guān)閉目標(biāo)處理器 ] 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 51 常用調(diào)試方法和調(diào)試手段介紹： ■ ICE特點(diǎn) 優(yōu)點(diǎn)：具有實(shí)時(shí)跟蹤能力 缺點(diǎn)：價(jià)格貴 高速處理器系統(tǒng)的 ICE成本更高 適用于：低速、中速系統(tǒng) 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 52 常用調(diào)試方法和調(diào)試手段介紹： 五 、 BDM ? 概述 BDM（ Background Debug Mode,背景調(diào)試模式） —— Motorola專用調(diào)試接口 從 68K系列到 ColdFire及 PowPC系列都延用了該技術(shù) BDM和 JTAG接口是當(dāng)前兩大主流片上調(diào)試技術(shù) 片上調(diào)試技術(shù)是指在嵌入式處理器內(nèi)部添置控制模塊，當(dāng)滿足一定的觸發(fā)條件時(shí)，處理器便進(jìn)入某種指定狀態(tài)，在該種狀態(tài)下，主機(jī)上的調(diào)試軟件可以通過特定的通信接口訪問目標(biāo)系統(tǒng)上的各種資源，并執(zhí)行相應(yīng)的指令。 調(diào)試連接方式： 圖 19 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 53 常用調(diào)試方法和調(diào)試手段介紹： ■ BDM的原理和功能 主要完成讀寫內(nèi)部存儲器，配置芯片資源和工作方 式，燒寫、下載代碼以及調(diào)試程序等功能。 BDM接口為 26針連接 圖 110 基本調(diào)試功能使用了 5種信號線： DSCLK 串行時(shí)鐘信號 DSI 數(shù)據(jù)輸入信號 DSO 調(diào)試模塊應(yīng)答信號 PST[3 ： 0]輸出處理器狀態(tài)信號 表 11 DDATA[3 ： 0]輸入調(diào)試數(shù)據(jù)和控制命令 BDM的調(diào)試命令集 表 12 直接發(fā)送到 CPU，操作獨(dú)立于用戶執(zhí)行的代碼 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 54 常用調(diào)試方法和調(diào)試手段介紹： 六 、 JTAG ■ 概述 支持 JTAG調(diào)試的處理器上集成了符合 JTAG協(xié)議的硬件調(diào)試接口 又稱 或 邊界掃描技術(shù) MIPS、 Intel、 IBM等公司都采用了該技術(shù) 與 BDM的不同點(diǎn)： BDM并行傳輸數(shù)據(jù)； JTAG串行傳輸數(shù)據(jù) BDM為非完全開放標(biāo)準(zhǔn)； JTAG為開放標(biāo)準(zhǔn) 使用 JTAG的器件包括：處理器、 DSP、可編程器件 JTAG 接口引腳信號： 表 13 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 55 常用調(diào)試方法和調(diào)試手段介紹： ■ JTAG的工作原理 JTAG調(diào)試技術(shù)采用了邊界掃描技術(shù)，在芯片的I/O引腳插入邊界掃描單元，將它們鏈接起來形成芯片周圍的多路移位寄存器，并通過信號線 TDI和 TDO分別鏈接到各個(gè)寄存器鏈的首末單元，形成內(nèi)部掃描通路。 P26圖 112 調(diào)試模塊采用 TAP控制器作為掃描測試的核心控制器，該控制器由 TAP狀態(tài)機(jī)和 TAP控制信號兩部分組成，不僅可以選擇特定的寄存器鏈，也可以控制掃描測試的各個(gè)狀態(tài) ， 指令寄存器和 TAP控制器一起控制了測試存取端口的數(shù)據(jù)通路。 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 56 常用調(diào)試方法和調(diào)試手段介紹： ■ JTAG接口電路圖 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 57 常用調(diào)試方法和調(diào)試手段介紹： ■ JTAG仿真器 JTAG仿真器也稱 JTAG調(diào)試器，是通過 ARM芯片的JTAG邊界掃描口進(jìn)行調(diào)試的設(shè)備。 調(diào)試器不占用任何目標(biāo)存儲器和目標(biāo)端口。完全的處理器控制，支持運(yùn)行、停止、單步執(zhí)行程序，設(shè)置程序斷點(diǎn)，讀寫寄存器、存儲器和系統(tǒng)端口，復(fù)位目標(biāo)系統(tǒng)，下載代碼到目標(biāo) ARM。 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 58 常用調(diào)試方法和調(diào)試手段介紹： 七 、 軟件仿真器 ■ 概述 又稱指令集模擬器（ ISS），利用軟件模擬處理器硬件，應(yīng)用程序可下載到 ISS中進(jìn)行調(diào)試，可仿真： 程序執(zhí)行結(jié)果 程序執(zhí)行時(shí)間 ■ 優(yōu)缺點(diǎn) 優(yōu)點(diǎn)：支持軟、硬件并行開發(fā) 降低開發(fā)成本 缺點(diǎn)：仿真具有局限性 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 59 本章重點(diǎn) 嵌入式系統(tǒng)的基本概念 嵌入式處理器種類和特點(diǎn) 嵌入式操作系統(tǒng) 種類和特點(diǎn) 2022 華東師范大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系 60 作業(yè)： P35 1. 3. 4. 補(bǔ)充題： ___特性不符合嵌入式操作系統(tǒng)特點(diǎn)。 A. 實(shí)時(shí)性 B. 不可定制 C. 微型化 D. 易移植 2. 查閱資料，分析嵌入式操作系統(tǒng) OS pSOS 的特點(diǎn)和所適合的應(yīng)用范圍。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1