【正文】 管理等； ② 高速系列 ispLSI2022： I/O端口數(shù)較多 ， 適用于高速計數(shù) 、 定時等場合 ， 并可用作高速 RISC/CISC微處理器的接口； ④ 模塊化系列 ispLSI6000： 帶有存儲器和寄存器 /計數(shù)器 ，適用于數(shù)據(jù)處理 、 數(shù)據(jù)通信等 。 ③ 高密系列 ispLSI3000： 集成密度高 ， 能實現(xiàn)非常復(fù)雜的邏輯功能 ， 適用于數(shù)字信號處理 、 圖形處理 、 數(shù)據(jù)壓縮以及數(shù)據(jù)加密 、 解密等； ispLSI1000系列的主要產(chǎn)品 型號 參數(shù) ispLSI1016 ispLSI1024 ispLSI1032 ispLSI1048 PLD門數(shù) 2022 4000 6000 8000 宏單元數(shù) 64 96 128 192 寄存器數(shù) 96 144 192 288 輸入 /輸出數(shù) 36 54 72 106/110 2. ispGAL器件 ispGAL系列器件 ， 是把 ISP技術(shù)引入到標準的低密度系列可編程邏輯器件中形成的 ISP器件 。 典型產(chǎn)品： ispGAL22V10 ispGAL22V10是把流行的 GAL22V10與 ISP技術(shù)相結(jié)合形成的產(chǎn)品 ， 在功能和結(jié)構(gòu)上與 GAL22V10完全相同 。 性能： 傳輸時延低于 ；系統(tǒng)速度高達 111MHz；編程次數(shù)可達 1萬次以上；編程電源為 +5V， 無需外接編程高壓電源；與 GAL22V10的引腳相互兼容 。 適應(yīng)范圍： 高速圖形處理和高速總線管理 ， 狀態(tài)控制 、數(shù)據(jù)處理 、 通信工程 、 測量儀器以及實現(xiàn)諸如地址譯碼器之類的基本邏輯功能 。 3. ispGDS器件 ispGDS(在系統(tǒng)可編程通用數(shù)字開關(guān) )是 ISP技術(shù)與開關(guān)矩陣相結(jié)合的產(chǎn)物 。 它標志著 ISP技術(shù)已從系統(tǒng)邏輯領(lǐng)域擴展到系統(tǒng)互連領(lǐng)域 。 ispGDS器件能提供的一種獨特功能是 ， 在不撥動機械開關(guān)或不改變系統(tǒng)硬件的情況下 ， 快速地改變或重構(gòu)印制電路板的連接關(guān)系 。 ispGDS系列器件非常適合于重構(gòu)目標系統(tǒng)的連接關(guān)系 ， 它使系統(tǒng)硬件可以通過軟件控制進行重構(gòu)而無需人工干預(yù) 。 ISP邏輯器件的基本結(jié)構(gòu) ispLSI 是 ISP邏輯器件中最早問世 、 最具代表性的邏輯器件 。 ispLSI芯片由若干巨塊組成 ， 巨塊之間通過全局布線區(qū)GRP連接起來 ， 每個巨塊包括若干個通用邏輯塊 GLB、 輸出布線區(qū) ORP、 若 干 輸 入 輸 出 引 腳 和 專 用 輸 入 引 腳 等 。 典型器件 ispLSI1016是采用 E2CMOS工藝制造 。 芯片共有 44個引腳 ，其中 32個 I/O引腳；集成密度為 2022等效門 ， 每片含 64個觸發(fā)器和 32個鎖存器；最高工作頻率為 125MHz。 以 ispLSI1016為例 ， 其引腳排列圖和芯片實物圖如下： 該器件由 2個巨塊 、 1個全局布線區(qū) 和 1個時鐘分配網(wǎng)絡(luò) 構(gòu)成 。 每個巨塊含 8個通用邏輯單元 GLB， 16個 I/O單元 ， 2個專用輸入引腳 (IN0， IN1或 IN2， IN3 )， 1個輸出布線區(qū) ORP及 16位輸入總線 。 內(nèi)部結(jié)構(gòu)如圖如下： 器件型號ispLSI1016中的“ 16”表示器件含有 16個 GLB。 主要模塊包括： 全局布線區(qū) GRP 通用邏輯塊 GLB 輸出布線區(qū) ORP 輸入輸出單元 IOC 時鐘分配網(wǎng)絡(luò) CDN 巨塊的輸出使能控制電路 在系統(tǒng)編程技術(shù) 簡介 在系統(tǒng)編程 (In System Programmable， 簡稱 ISP)技術(shù)是 90年代發(fā)展起來的一種 PLD技術(shù) 。 所謂在系統(tǒng)編程 ， 是指可以在用戶自己設(shè)計的目標系統(tǒng) 上 、 為實現(xiàn)預(yù)定邏輯功能而對邏輯器件進行編程或改寫 。 ISP器件的出現(xiàn) ， 使數(shù)字系統(tǒng)設(shè)計更加靈活 、 方便 ，為用戶帶來了顯著的經(jīng)濟效益和時間效益 。 可以說 ， ISP技術(shù)是 PLD設(shè)計技術(shù)發(fā)展中的一次重要變革 。 56 (1)全面實現(xiàn)了硬件設(shè)計與修改的軟件化 。 (2)簡化了設(shè)計與調(diào)試過程 。 (3)容易實現(xiàn)系統(tǒng)硬件的現(xiàn)場升級 。 ISP技術(shù)的主要特點 (4)可降低系統(tǒng)成本 ， 提高系統(tǒng)可靠性 。 (5)器件制造工藝先進 ， 性能參數(shù)好 。 編程原理 ISP編程原理和接口電路 ISPPLD是將原本屬于編程器的寫入 /擦除控制電路和高壓脈沖產(chǎn)生電路都集成在 PLD中 ， 使其能夠利用 PC機的并行接口和簡單的編程電纜進行編程 ， 不再需要編程器 ， 從而實現(xiàn)了 “ 在系統(tǒng) ” 編程 。 在系統(tǒng)編程的過程就是將編程數(shù)據(jù)寫入 E2CMOS單元陣列的過程 ， 與普通編程操作類似 ， 數(shù)據(jù)寫入是逐行進行的 。 接口電路 ISP器件的編程是在計算機控制下進行的 ， 編程環(huán)境包括 PC機 、 ISP專用編程電纜和 ISP編程軟件 。 編程時 ， 用戶首先將 ISP編程電纜的一端與 PC機的并行接口相連接 ， 另一端與電路板上被編程器件的 ISP接口相連接 ， 連接示意圖如下圖所示 。 開發(fā)軟件與設(shè)計流程 一 . ISP器件的開發(fā)軟件 伴隨著 ISP器件的誕生和迅速發(fā)展 ， 各半導(dǎo)體器件生產(chǎn)廠商及專業(yè)的電子設(shè)計自動化軟件開發(fā)公司相繼推出了各種 ISP器件開發(fā)軟件 。 例如 ，Lattice公司開發(fā)的 isp LEVER等 。 ispLEVER軟件設(shè)計定位于 能夠獲得最佳的性能和使用效果 。 它包括項目管理 、 設(shè)計輸入 、 設(shè)計調(diào)整 、 HDL綜合 、 仿真驗證 、 器件適配 、 平面規(guī)劃 、 布局布線 、 器件編程和在系統(tǒng)設(shè)計調(diào)試等功能 。 輸入可采用原理圖 、 硬件描述語言 （ ABEL、 VHDL和 VerilogHDL） 、EDIF（ 電子設(shè)計交換格式 ） 以及原理圖和硬件描述語言混合方式 。 能對設(shè)計的系統(tǒng)分別進行 功能仿真和時序仿真 。 編譯器 能進行邏輯優(yōu)化 ， 實現(xiàn)邏輯功能到器件的映射 ， 自動完成布局與布線 ， 生成編程所需要的熔絲圖文件等 。 總之 ， 軟件具有功能強大 、 界面友好 、 操作簡便等優(yōu)點 。 二 . 設(shè)計流程 設(shè)計規(guī)劃 利用 ISP器件開發(fā)軟件進行設(shè)計一般步驟為： 設(shè)計輸入 設(shè)計仿真 設(shè)計實施 設(shè)計驗證 編程下載 器件測試 設(shè)計流程圖如下：