【導(dǎo)讀】原理圖輸入設(shè)計(jì)方法。文件夾名不能用中文,且不可帶空格。中一個(gè)端口,則鼠標(biāo)自動(dòng)變?yōu)椤?’形狀。一直按住鼠標(biāo)的左鍵并將鼠標(biāo)拖到第二個(gè)端。放開左鍵,則一條連接線被畫好了。如果您需要?jiǎng)h除一根連接線,單擊這根連接。觀察分析半加器仿真波形。分析您的項(xiàng)目的性能。為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量,可打開時(shí)序分析器.工程路徑指定的目錄中以備后用。完成全加器原理圖設(shè)計(jì),并以文件名。將當(dāng)前文件設(shè)置成Project,并選擇目標(biāo)器件為EPF10K10LC84-4。入信號(hào)電平的設(shè)置,啟動(dòng)仿真器Simulator,觀察輸出波形的情況。鎖定引腳、編譯并編程下載,硬件實(shí)測(cè)此全加器的邏輯功能。首先確認(rèn)編程器硬件已安裝好。編程器窗口如下圖所示。