dspbuilder設(shè)計初步-資料下載頁
2025-01-12 17:39本頁面
【正文】 康芯科技 圖 996 狀態(tài)機表的 “ Inputs” 頁 狀態(tài)機設(shè)計流程 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 圖 997 狀態(tài)機表的 “ States” 頁 狀態(tài)機設(shè)計流程 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 表 92 定義條件描述的條件操作符的優(yōu)先級別 狀態(tài)機設(shè)計流程 比較操作符 說明 優(yōu)先級 示例 unary) 負 1 1 (…) 括號 1 (1) = 數(shù)值相等 2 in1=5 != 不等于 2 in1!=5 大于 2 in1in2 = 大于等于 2 in1=in2 小于 2 in1in2 = 小于等于 2 in1=in2 amp。 與 2 (in1=in2)amp。(in3=4) ? 或 2 (in1=in2) ? (in1=in2) DSP Builder的狀態(tài)機設(shè)計 X康芯科技 表 93 順序計算判斷示例 狀態(tài)機設(shè)計流程 當前狀 條件 次態(tài) Idle (pop =1) amp。 (count_in = 0) empty Idle push =1 push_not_full Idle (pop =1) amp。 (count_in! = 0) pop_not_empty Idle (push =1) amp。 (count_in=250) full DSP Builder的狀態(tài)機設(shè)計 X康芯科技 狀態(tài)機設(shè)計流程 【 例 91】 IF ((pop_sig=1) AND (conut_in_sig=0)) THEN next_state = empty_st； ELSIF (push_sig=1) THEN next_state = push_not_full_st 。 ELSIF (pop_sig=1) AND (conut_in_sig / =0)) THEN next_state = pop_not_empty_st 。 ELSIF (push_sig=1) AND (conut_in_sig =250)) THEN next_state = full_st 。 ELSE next_state = idle_st 。 END IF 。 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 表 94 表 93的改變 狀態(tài)機設(shè)計流程 當前狀 條件 次態(tài) Idle (pop =1) amp。 (count_in = 0) empty Idle (push =1) amp。 (count_in=250) full Idle (pop =1) amp。 (count_in! = 0) pop_not_empty Idle push =1 push_not_full DSP Builder的狀態(tài)機設(shè)計 X康芯科技 狀態(tài)機設(shè)計流程 【 例 92】 IF ((pop_sig=1) AND (conut_in_sig=0)) THEN next_state = empty_st 。 ELSIF (pop_sig=1) AND (conut_in_sig / =0)) THEN next_state = pop_not_empty_st 。 ELSIF (push_sig=1) AND (conut_in_sig =250)) THEN next_state = full_st 。 ELSIF (push_sig=1) THEN next_state = push_not_full_st 。 ELSE next_state = idle_st 。 END IF 。 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 圖 998 State Mahine Builder Design Rule Check頁面 狀態(tài)機設(shè)計流程 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 圖 999 設(shè)定了狀態(tài)機后的表格模塊 狀態(tài)機設(shè)計流程 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 圖 9100 仿真波形 狀態(tài)機設(shè)計流程 DSP Builder的狀態(tài)機設(shè)計 X康芯科技 狀態(tài)機設(shè)計流程 stop time = 400 。empty=0。 full=0。 idle=0 data_out=48 stop time =900 。empty=0。 full=1。 idle=0 data_out= stop time = 2022 。empty=1。 full=0。 idle=0 data_out=48 stop time = 400 。empty=0。 full=0。 idle=0 data_out=48 習 題 91 說明 Matlab、 DSP Builder和 QuartusII間的關(guān)系，給出DSP Builder設(shè)計流程。 92 把圖 92設(shè)計模型通過 SignalCompiler轉(zhuǎn)化為 VHDL文件，并用 ModelSim進行功能仿真。 93 DSP Builder子系統(tǒng)模塊與 Simulink的 SubSystem是什么關(guān)系，對于可以用 SignalCompiler編譯的 DSP Builder子系統(tǒng)在 SubSystem的基礎(chǔ)上還需要什么設(shè)置？ 94 在手動流程中能完成哪幾個層次的仿真，各有什么作用？ 95 簡述 DDS的實現(xiàn)原理。 96 分別說明 DDS的輸入信號與輸出正弦信號的關(guān)系，分析 DDS帶來的誤差問題 實 驗 與 設(shè) 計 實驗 91. 利用 Matlab/DSP Builder設(shè)計基本電路模塊實驗 圖 9101 正弦調(diào)制信號模型 實 驗 與 設(shè) 計 實驗 91. 利用 Matlab/DSP Builder設(shè)計基本電路模塊實驗 圖 9102 正弦調(diào)制信號仿真波形 實 驗 與 設(shè) 計 實驗 92 基于 DSP Builder的 DDS應(yīng)用模型設(shè)計 圖 9103 端口數(shù)據(jù)類型和位數(shù)變換后的 DDS模型 實 驗 與 設(shè) 計 實驗 92 基于 DSP Builder的 DDS應(yīng)用模型設(shè)計 圖 9104 數(shù)字移相信號發(fā)生器 實 驗 與 設(shè) 計 實驗 92 基于 DSP Builder的 DDS應(yīng)用模型設(shè)計 圖 9105 QAM模型 實 驗 與 設(shè) 計 實驗 93 編譯碼器設(shè)計實驗 實驗 94. HIL硬件環(huán)仿真實驗
教學教案相關(guān)推薦
鄂ICP備17016276號-1