嵌入式系統(tǒng)硬件設(shè)計(jì)基礎(chǔ)與標(biāo)準(zhǔn)-資料下載頁
2025-01-07 08:44本頁面
【正文】 1，反射 源端與負(fù)載端阻抗不匹配會(huì)引起線上反射（ reflection），負(fù)載將一部分電壓發(fā)射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)；反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。在高速系統(tǒng)中，反射會(huì)導(dǎo)致振鈴，很可能引起無效觸發(fā)或延遲觸發(fā)，使邏輯狀態(tài)不定。反射可以通過使印制導(dǎo)線的長(zhǎng)度短于 1/2上升時(shí)間的傳輸長(zhǎng)度，或者在印制導(dǎo)線的終端使輸入電導(dǎo)與特性電導(dǎo)相匹配來加以控制。還可以通過在印制導(dǎo)線終端接入匹配電阻的方法來控制信號(hào)反射。匹配電阻是常用的控制反射的方法，匹配電阻有并聯(lián)和串聯(lián)兩種方式。 第三節(jié) 硬件設(shè)計(jì)中應(yīng)注意的一些問題 —— 五、高速 PCB設(shè)計(jì)方法 2，串?dāng)_ 串?dāng)_（ crosstalk）就是指相鄰或相近的導(dǎo)體間不應(yīng)有的能量耦合。在 PCB設(shè)計(jì)中，典型的串?dāng)_發(fā)生在同一層印制導(dǎo)線間，但也可能發(fā)生在相鄰層的導(dǎo)線間。一般在設(shè)計(jì) PCB時(shí)，相鄰的兩層的走線應(yīng)該是垂直的。串?dāng)_引起在第一個(gè)導(dǎo)體上的能量損失和在第二個(gè)導(dǎo)體上的信號(hào)干擾，串?dāng)_的大小取決于源信號(hào)的頻率或上升時(shí)間、導(dǎo)線的幾何形狀、與鄰近導(dǎo)線的距離，以及網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)等。 PCB中一般有兩類串?dāng)_：電容性串?dāng)_和電感性串?dāng)_。電容性串?dāng)_是源于信號(hào)電壓與耦合電流在兩個(gè)方向上。電感性串?dāng)_是源于信號(hào)電源與耦合電壓在同一個(gè)方向上。電容性串?dāng)_可以用分離電路的方法減小，信號(hào)線距離越遠(yuǎn)，電容越小，干擾越小。由于印制板空間的因素限制了兩條信號(hào)線之間的距離不可能太遠(yuǎn)，另一個(gè)解決方案是在兩條相鄰的信號(hào)線之間加入一條地線。這個(gè)地線最好是實(shí)地。 3，地彈（ ground bounce） 在電路中有大的電流涌動(dòng)時(shí)會(huì)引起地彈，如大量芯片的輸出同時(shí)開啟時(shí)，將有一個(gè)較大的瞬時(shí)電流在芯片和板子的電源平面流過。芯片封裝與電源平面的電感和電阻會(huì)引起電源噪聲，這樣會(huì)在真正的地平面（ 0V）上產(chǎn)生電壓波動(dòng)和變化，形成地彈。這個(gè)噪聲會(huì)影響其他元器件的動(dòng)作，負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈增大。 第三節(jié) 硬件設(shè)計(jì)中應(yīng)注意的一些問題 —— 五、高速 PCB設(shè)計(jì)方法 1，布局 首先要考慮 PCB尺寸大小。 PCB尺寸過大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，過小則散熱性不好。在確定 PCB尺寸后，要確定特殊元件的位置布局。最后根據(jù)電路的功能單元，對(duì)電路全部元器件進(jìn)行布局。 在布局的時(shí)候一般都要注意下面幾個(gè)問題： 1. 盡量縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互靠得太近，輸入和輸出的元件應(yīng)盡量遠(yuǎn)離。 2. 某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。 3. 又大又重、發(fā)熱量大的元器件不適宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱上，并且注意散熱。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。 4. 應(yīng)留出印制板定位孔及固定支架所占用的位置。 根據(jù)電路的功能單元，對(duì)電路進(jìn)行布局的時(shí)候要符合以下的幾個(gè)原則： 1. 按照電路流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。 2. 以功能電路的核心元件為中心，圍繞它來進(jìn)行布局，盡量減少和縮短各元器件之間的引線和連接。 3. 在高頻下工作的電路，要考慮元器件之間的分布參數(shù)，一般盡可能使元器件平行排列。 第三節(jié) 硬件設(shè)計(jì)中應(yīng)注意的一些問題 —— 六、 PCB設(shè)計(jì)的一般原則 2，布線 1. 輸入 /輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋耦合。 2. 印制導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定。數(shù)字電路的導(dǎo)線應(yīng)該盡量寬，尤其是電源線和地線。 3. 印制導(dǎo)線拐彎處一般取圓弧形，直角或夾角在高頻電路中會(huì)影響電氣性能。 3， PCB及電路抗干擾措施 1. 在設(shè)計(jì)電源線的時(shí)候，要考慮線路板電流的大小。盡量增大電源線寬度，減小環(huán)路電阻，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致。 2. 設(shè)計(jì)地線時(shí)要把數(shù)字地和模擬地分開，若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開，低頻電路的地盡量采用單點(diǎn)并聯(lián)接地，地線應(yīng)寬而短，高頻元件周圍盡量用柵格狀的大面積地。 3. 選用合適的去耦電容，在電源輸入端接 10 ~100μF的電解電容，原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè) 。像 RAM、 ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入去耦電容。 第三節(jié) 硬件設(shè)計(jì)中應(yīng)注意的一些問題 —— 六、 PCB設(shè)計(jì)的一般原則 ? 本章主要講述嵌入式系統(tǒng)的硬件組成、硬件設(shè)計(jì)基礎(chǔ)知識(shí)與注意問題，通過 4個(gè)實(shí)驗(yàn)，使讀者掌握常規(guī)的數(shù)字電路基礎(chǔ)，在此基礎(chǔ)上掌握基本能看懂簡(jiǎn)單電路圖與 datasheet能力，理解從基本器件到系統(tǒng)核心設(shè)計(jì)的過程。芯片數(shù)據(jù)手冊(cè)的閱讀與理解是本章的重點(diǎn)與難點(diǎn)，對(duì)于驅(qū)動(dòng)開發(fā)和與硬件打交道密切人員來說，這方面能力的培養(yǎng)是必須的，基于 OMAP的加密終端硬件設(shè)計(jì)實(shí)驗(yàn)給出了系統(tǒng)硬件上所要考慮的問題樣例。 小結(jié) 2410S電路原理圖閱讀實(shí)驗(yàn)。 2410S所用芯片 datasheet（數(shù)據(jù)手冊(cè)）閱讀實(shí)驗(yàn)。 OMAP5910核心板電路原理實(shí)驗(yàn)。 基于 OMAP的加密終端硬件設(shè)計(jì)綜合實(shí)驗(yàn)。 ，闡述硬件設(shè)計(jì)的過程和注意事項(xiàng)。 習(xí)題
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1