【正文】 果的最高位反映在該標志位。對于有符號二進制補碼，結(jié)果為負數(shù)時 N=1，結(jié)果為正數(shù)或零時 N=0； ?Z 指令結(jié)果為 0時 Z=1（通常表示比較結(jié)果 “ 相等 ” ），否則 Z=0； page 西安郵電學院 計算機系 49 2021/11/10 程序狀態(tài)寄存器 ? 條件代碼標志 各標志位的含義如下： ?C 當進行加法運算 (包括 CMN指令 )，并且最高位產(chǎn)生進位時 C=1，否則 C=0。當進行減法運算 (包括CMP 指令 )，并且最高位產(chǎn)生借位時 C=0，否則C=1。對于結(jié)合移位操作的非加法 /減法指令， C為從最高位最后移出的值，其它指令 C通常不變； ?V當進行加法 /減法運算，并且發(fā)生有符號溢出時V=1，否則 V=0，其它指令 V通常不變。 page 西安郵電學院 計算機系 50 2021/11/10 程序狀態(tài)寄存器 ? 控制位 CPSR的最低 8位為控制位，當發(fā)生異常時，這些位被硬件改變。當處理器處于一個特權(quán)模式時，可用軟件操作這些位。 它們分別是： ?中斷禁止位； ?T位； ?模式位。 page 西安郵電學院 計算機系 51 2021/11/10 程序狀態(tài)寄存器 ? 控制位 ?中斷禁止位包括 I和 F位： ?當 I位置位時， IRQ中斷被禁止； ?當 F位置位時， FIQ中斷被禁止。 ?T位反映了正在操作的狀態(tài)： ?當 T位置位時，處理器正在 Thumb狀態(tài)下運行； ?當 T位清零時，處理器正在 ARM狀態(tài)下運行。 page 西安郵電學院 計算機系 52 2021/11/10 程序狀態(tài)寄存器 ? 控制位 ?模式位包括 M M M M1和 M0，這些位決定處理器的操作模式。 注意 ：不是所有模式位的組合都定義了有效的處理器模式，如果使用了錯誤的設(shè)置，將引起一個無法恢復(fù)的錯誤。 page 西安郵電學院 計算機系 53 2021/11/10 M[4:0] 模式 可見的 Thumb狀態(tài)寄存器 可見的 ARM狀態(tài)寄存器 10000 用戶 R0～ R7,SP,LR,PC,CPSR R0～ R14,PC, CPSR 10001 快中斷 R0～R7,SP_fiq,LR_fiq,PC,CPSR, SPSR_fiq R0～ R7,R8_fiq～ R14_fiq,PC, CPSR, SPSR_fiq 10010 中斷 R0～R7,SP_irq,LR_irq,PC,CPSR, SPSR_fiq R0～R12,R13_irq,R14_irq,PC, CPSR, SPSR_irq 10011 管理 R0～R7,SP_svc,LR_svc,PC,CPSR, SPSR_svc R0～ R12,R13_svc,R14_svc, PC,CPSR, SPSR_svc 10111 中止 R0～R7,SP_abt,LR_abt,PC,CPSR, SPSR_abt R0～R12,R13_abt,R14_abt,PC, CPSR, SPSR_abt 11011 未定義 R0～R7,SP_und,LR_und,PC,CPSR, SPSR_und R0～ R12,R13_und,R14_und, PC,CPSR,SPSR_und 11111 系統(tǒng) R0～ R7,SP,LR,PC,CPSR R0～ R14,PC, CPSR CPSR模式位設(shè)置表 page 西安郵電學院 計算機系 54 2021/11/10 程序狀態(tài)寄存器 ? 保留位 CPSR中的保留位被保留將來使用。為了提高程序的可移植性，當改變 CPSR標志和控制位時，請不要改變這些保留位。另外，請確保您程序的運行不受保留位的值影響，因為將來的處理器可能會將這些位設(shè)置為 1或者 0。 page 西安郵電學院 計算機系 55 2021/11/10 第 2章 目錄 ?1. ARM7體系結(jié)構(gòu) ?2. ARM7的狀態(tài)與模式 ?3. ARM7的寄存器 ?4. ARM7當前程序狀態(tài) 寄存器（ CPSR） ?5. ARM7的異常與異常處理 ?6. ARM7的存儲系統(tǒng) page 西安郵電學院 計算機系 56 2021/11/10 1. ARM7的異常 ? 在 ARM中，異常是一些事件，這些事件能導(dǎo)致正常的程序執(zhí)行流程被暫時地停止，而進入到該事件對應(yīng)的處理器異常模式并對該事件進行處理，這個過程稱作異常響應(yīng)。 ARM中定義了復(fù)位、未定義指令、 SWI（軟中斷）、 預(yù)取指終止、預(yù)取數(shù)終止、 irq以及 fiq等７種異常。 page 西安郵電學院 計算機系 57 2021/11/10 2. ARM7的異常處理 序號 入口地址 異常分類 響應(yīng)后處理器模式 響應(yīng)后 I位狀態(tài) 響應(yīng)后 F位狀態(tài) 1 0x0000 0000 復(fù)位 管理模式 ‘1’ ‘1’ 2 0x0000 0004 未定義指令 未定義模式 I F 3 0x0000 0008 軟中斷指令 管理模式 ‘1’ F 4 0x0000 000C 預(yù)取指中止 中止模式 I F 5 0x0000 0010 取數(shù)中止 中止模式 I F 6 0x0000 0014 保留 － － － 7 0x0000 0018 IRQ 中斷模式 ‘1’ F 8 0x0000 001C FIQ 快中斷模式 ‘1’ ‘1’ page 西安郵電學院 計算機系 58 2021/11/10 ARM異常 前 8字 異常 向量 入口 后 8字 跳轉(zhuǎn) 目標 地址 CODE32 AREA vectors,CODE,READONLY ENTRY Reset LDR PC, ResetAddr LDR PC, UndefinedAddr . . . DCD 0xb9205f80 LDR PC, [PC, 0xff0] LDR PC, FIQ_Addr ResetAddr DCD ResetInit UndefinedAddr DCD Undefined . . . Nouse DCD 0 IRQ_Addr DCD 0 異常向量表源代碼 Reset [0xe59ff018] [0xe59ff018] . . . [0xb9205f80] [0xe51ffff0] [0xe59ff018] [0x8000008c] [0x80000040] . . . [0x00000000] [0x00000000] 指令機器碼 獲取跳 轉(zhuǎn)地址 page 西安郵電學院 計算機系 59 2021/11/10 第 2章 目錄 ?1. ARM7體系結(jié)構(gòu) ?2. ARM7的狀態(tài)與模式 ?3. ARM7的寄存器 ?4. ARM7當前程序狀態(tài) 寄存器（ CPSR） ?5. ARM7的異常與異常處理 ?6. ARM7的存儲系統(tǒng) page 西安郵電學院 計算機系 60 2021/11/10 1. ARM7處理器尋址空間 ARM處理器采用馮 諾依曼 （ Von Neumann）結(jié)構(gòu) ， 指令 、 數(shù)據(jù)和 I/O統(tǒng)一編址 （ 即存在同一個空間 ） 。 只有裝載 、 保存和交換指令可訪問存儲器中的數(shù)據(jù) 。 ARM結(jié)構(gòu)使用單個平面的 232個 8位字節(jié) 地址空間 。 地址空間可以看作是包含 230個 32位字 ， 或231個 16位半字 。 如果地址向上或向下溢出地址空間 ， 通常會發(fā)生翻轉(zhuǎn) 。 page 西安郵電學院 計算機系 61 2021/11/10 字節(jié) 0～字節(jié) 3緊鄰的 4個字節(jié)單元構(gòu)成了存儲空間的第一個‘字’單元；用字節(jié) 0的地址表示該‘字’的地址。字節(jié) 0～字節(jié) 字節(jié) 2～字節(jié) 3分別構(gòu)成了存儲空間的第一、第二個‘半字’單元；分別用字節(jié) 0的地址、字節(jié) 2的地址表示對應(yīng)‘半字’的地址。 字 單 元 0 字 單 元 1半 字 單 元 0半 字 單 元 1半 字 單 元 2半 字 單 元 3字 節(jié) 0字 節(jié) 1字 節(jié) 2字 節(jié) 3字 節(jié) 4字 節(jié) 5字 節(jié) 6字 節(jié) 7page 西安郵電學院 計算機系 62 2021/11/10 存儲器系統(tǒng)有兩種映射機制： ?小端存儲器系統(tǒng)： 在小端格式中，數(shù)據(jù)的高字節(jié)存放在高地址中。 ?大端存儲器系統(tǒng)： 在大端格式中，數(shù)據(jù)的高字節(jié)存放在低地址中。 ? 存儲器格式 page 西安郵電學院 計算機系 63 2021/11/10 …… …… A A+1 A+2 A+3 存儲器 …… …… A A+1 A+2 A+3 存儲器 0x12 0x34 0x56 0x78 0x78 0x56 0x34 0x12 數(shù)據(jù) 0x12345678在大小端模式的存儲差異： 小端存儲系統(tǒng) 大端存儲系統(tǒng)