【正文】 15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 程序狀態(tài)寄存器 CPSR 寄存器 CPSR為 程序狀態(tài)寄存器 ，在異常模式中，另外一個寄存器 “ 程序狀態(tài)保存寄存器（ SPSR） ” 可以被訪問。每種異常都有自己的 SPSR，在因為異常事件而進入異常時它保存 CPSR的當前值，異常退出時可通過它恢復 CPSR。詳細描述參看 .8小節(jié)。 7 內部寄存器 ? Thumb狀態(tài)寄存器 Thumb狀態(tài)寄存器集是 ARM狀態(tài)集的子集，程序員可以直接訪問的寄存器為： ?8個通用寄存器 R0～ R7； ?程序計數器（ PC）； ?堆棧指針（ SP）； ?鏈接寄存器（ LR）； ?有條件訪問程序狀態(tài)寄存器（ CPSR）。 Thumb狀態(tài)各模式下的寄存器 CPSR CPSR 狀態(tài)寄 存器 R15 PC R14_fiq R14_irq R14_und R14_abt R14_svc R14 LR R13_fiq R13_irq R13_und R13_abt R13_svc R13 SP R7 R7(v4,wr) R6 R6(v3) R5 R5(v2) R4 R4(v1) R3 R3(a4) R2 R2(a3) R1 R1(a2) R0 R0(a1) 通用寄存器和程序計數器 快中斷 中斷 未定義 中止 管理 系統(tǒng) 用戶 各模式下實際訪問的寄存器 寄存器在匯編中的名稱 寄存器類別 注意：括號內為 ATPCS中寄存器的命名，可以使用 RN匯編偽指令將寄存器定義多個名字。其中 ，但注意 a1～ a4，v1～ v4必須用小寫。 Thumb狀態(tài)下的通用寄存器 CPSR CPSR 狀態(tài)寄 存器 R15 PC R14_fiq R14_irq R14_und R14_abt R14_svc R14 LR R13_fiq R13_irq R13_und R13_abt R13_svc R13 SP R7 R7(v4,wr) R6 R6(v3) R5 R5(v2) R4 R4(v1) R3 R3(a4) R2 R2(a3) R1 R1(a2) R0 R0(a1) 通用寄存器和程序計數器 快中斷 中斷 未定義 中止 管理 系統(tǒng) 用戶 各模式下實際訪問的寄存器 寄存器在匯編中的名稱 寄存器類別 在匯編語言中寄存器 R0～ R7為保存數據或地址值的通用寄存器。對于任何處理器模式，它們中的每一個都對應于相同的 32為物理寄存器。它們是完全通用的寄存器，不會被體系結構作為特殊的用途，并且可用于任何使用通用寄存器的指令。 Thumb狀態(tài)下的堆棧指針寄存器（ SP） CPSR CPSR 狀態(tài)寄 存器 R15 PC R14_fiq R14_irq R14_und R14_abt R14_svc R14 LR R13_fiq R13_irq R13_und R13_abt R13_svc R13 SP R7 R7(v4,wr) R6 R6(v3) R5 R5(v2) R4 R4(v1) R3 R3(a4) R2 R2(a3) R1 R1(a2) R0 R0(a1) 通用寄存器和程序計數器 快中斷 中斷 未定義 中止 管理 系統(tǒng) 用戶 各模式下實際訪問的寄存器 寄存器在匯編中的名稱 寄存器類別 堆棧指針 SP對應 A M狀態(tài)的寄存器R13。每個異常模式都有其自身的 SP分組版本， SP通常指向各異常模式所專用的堆棧。 注意 ：在發(fā)生異常時，處理器自動進入 ARM狀態(tài)。 Thumb狀態(tài)下的鏈接寄存器 R14（ LR） CPSR CPSR 狀態(tài)寄 存器 R15 PC R14_fiq R14_irq R14_und R14_abt R14_svc R14 LR R13_fiq R13_irq R13_und R13_abt R13_svc R13 SP R7 R7(v4,wr) R6 R6(v3) R5 R5(v2) R4 R4(v1) R3 R3(a4) R2 R2(a3) R1 R1(a2) R0 R0(a1) 通用寄存器和程序計數器 快中斷 中斷 未定義 中止 管理 系統(tǒng) 用戶 各模式下實際訪問的寄存器 寄存器在匯編中的名稱 寄存器類別 鏈接寄存器 LR對應 ARM狀態(tài)寄存器R14，在結構上有兩個特殊功能，詳見“ ARM狀態(tài)下的鏈接寄存器 LR”。 注意 ：在發(fā)生異常時，處理器自動進入 ARM狀態(tài)。 7 內部寄存器 ? ARM狀態(tài)和 Thumb狀態(tài)之間寄存器的關系 Thumb狀態(tài)寄存器與 ARM狀態(tài)寄存器有如下的關系： ?Thumb狀態(tài) R0～ R7與 ARM狀態(tài) R0～ R7相同； ?Thumb狀態(tài) CPSR和 SPSR與 ARM狀態(tài) CPSR和SPSR相同； ?Thumb狀態(tài) SP映射到 ARM狀態(tài) R13； ?Thumb狀態(tài) LR映射到 ARM狀態(tài) R14； ?Thumb狀態(tài) PC映射到 ARM狀態(tài) PC（ R15）。 R1 R2 R3 R4 R5 T h u m b R6 R7 ( C P SR ) ( SP SR ) R1 R2 R3 R4 R5 A R M R6 R7 R8 ( C P SR ) ( SP SR ) R9 R1 0 R1 1 R1 2 R0 R0 狀態(tài) 狀態(tài) 堆棧指針 (SP) 連接寄存器 (LR) 程序計數器 (PC) 當前程序狀態(tài)寄存器 被保存程序狀態(tài)寄存器 堆棧指針 (R13) 連接寄存器 (R14) 程序計數器 (R15) 當前程序狀態(tài)寄存器 被保存程序狀態(tài)寄存器 Thumb狀態(tài)寄存器在 Arm狀態(tài)寄存器上的映射 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R0 堆棧指針 (R13) 連接寄存器 (R14) 程序計數器 (R15) 低寄存器 高寄存器 7 內部寄存器 ? 在 Thumb狀態(tài)中訪問高寄存器 在 Thumb狀態(tài)中，高寄存器（ R8～ R15）不是標準寄存器集的一部分。匯編語言程序員對它們的訪問受到限制，但可以將它們用于快速暫存。 可以使用 MOV、 CMP和 ADD指令對高寄存器操作，詳見第 4章。 ARM7TDMI內核結構 ? ? ?內部框圖 ?數據類型 ? ? ? ?8. 程序狀態(tài)寄存器 ? ? ? ?I/O ? ? ? ? ? 8 程序狀態(tài)寄存器 ? 簡介 ARM7TDMI內核包含 1個 CPSR和 5個供異常處理程序使用的 SPSR。 CPSR反映了當前處理器的狀態(tài)，其包含： ?4個條件代碼標志（負 (N)、零 (Z)、進位 (C)和溢出 (V) ）； ?2個中斷禁止位，分別控制一種類型的中斷； ? 5個對當前處理器模式進行編碼的位； ?1個用于指示當前執(zhí)行指令 (ARM還是 Thumb)的位。 N Z C V — — I M0 M1 M2 M3 M4 T F — . . . 31 30 29 28 27 26 8 7 6 5 4 3 2 1 0 8 程序狀態(tài)寄存器 ? 簡介 條件代碼標志 保留 控制位 溢出標志 進位或借位擴展 零 負或小于 IRQ禁止 FIQ禁止 狀態(tài)位 模式位 CPSR寄存器的格式 8 程序狀態(tài)寄存器 ? 簡介 每個異常模式還帶有一個程序狀態(tài)保存寄存器 （ SPSR），它用于保存在異常事件發(fā)生之前的 CPSR。CPSR和 SPSR通過特殊指令進行訪問。詳細信息請參閱第 4章 。 注意 ：如果通過程序修改 CPSR寄存器中的模式位進入異常模式，那么硬件將不會把 CPSR保存至 SPSR中。 8 程序狀態(tài)寄存器 ? 條件代碼標志 大多數 “ 數值處理指令 ” 可以選擇是否影響條件代碼標志位。通常如果指令帶 S后綴，則該指令的執(zhí)行會影響條件代碼標志；但有一些指令的執(zhí)行總是會影響條件代碼標志。 N、 Z、 C和 V位都是條件代碼標志。通過算術操作、邏輯操作、 MSR或者 LDM指令可以對這些位進行設臵。所有 ARM指令都可按條件來執(zhí)行，而Thumb指令中只有分支指令可按條件執(zhí)行。 8 程序狀態(tài)寄存器 ? 條件代碼標志 各標志位的含義如下： ?N 運算結果的最高位反映在該標志位。對于有符號二進制補碼，結果為負數時 N=1，結果為正數或零時 N=0； ?Z 指令結果為 0時 Z=1（通常表示比較結果 “ 相等 ” ），否則 Z=0； 8 程序狀態(tài)寄存器 ? 條件代碼標志 各標志位的含義如下： ?C 當進行加法運算 (包括 CMN指令 )，并且最高位產生進位時 C=1，否則 C=0。當進行減法運算 (包括CMP 指令 )，并且最高位產生借位時 C=0，否則C=1。對于結合移位操作的非加法 /減法指令， C為從最高位最后移出的值，其它指令 C通常不變； ?V當進行加法 /減法運算，并且發(fā)生有符號溢出時V=1，否則 V=0，其它指令 V通常不變。 8 程序狀態(tài)寄存器 ? 控制位 CPSR的最低 8位為控制位，當發(fā)生異常時，這些位被硬件改變。當處理器處于一個特權模式時，可用軟件操作這些位。 它們分別是： ?中斷禁止位； ?T位； ?模式位。 8 程序狀態(tài)寄存器 ? 控制位 ?中斷禁止位包括 I和 F位： ?當 I位臵位時， IRQ中斷被禁止； ?當 F位臵位時， FIQ中斷被禁止。 ?T位反映了正在操作的狀態(tài)： ?當 T位臵位時，處理器正在 Thumb狀態(tài)下運行； ?當 T位清零時，處理器正在 ARM狀態(tài)下運行。 8 程序狀態(tài)寄存器 ? 控制位 ?模式位包括 M M M M1和 M0，這些位決定處理器的操作模式。 注意 ：不是所有模式位的組合都定義了有效的處理器模式，如果使用了錯誤的設臵，將引起一個無法恢復的錯誤。 M[4:0] 模式 可見的 Thumb狀態(tài)寄存器 可見的 ARM狀態(tài)寄存器 10000 用戶 R0～ R7,SP,LR,PC,CPSR R0～ R14,PC, CPSR 10001 快中斷 R0～R7,SP_fiq,LR_fiq,PC,CPSR, SPSR_fiq R0～ R7,R8_fiq～ R14_fiq,PC, CPSR, SPSR_fiq 10010 中斷 R0～R7,SP_irq,LR_irq,PC,CPSR, SPSR_fiq R0～R12,R13_irq,R14_irq,PC, CPSR, SPSR_irq 10011 管理 R0～R7,SP_svc,LR_svc,PC,CPSR, SPSR_svc R0～ R12,R13_svc,R14_svc, PC,CPSR, SPSR_svc 10111 中止 R0～R7,SP_abt,LR_abt,PC,CPSR, SPSR_abt R0～R12,R13_abt,R14_abt,PC, CPSR, SPSR_abt 11011 未定義 R0～R7,SP_und,LR_und,PC,CPSR, SPSR_und R0～ R12,R13_und,R14_und, PC,CPSR,SPSR_und 11111 系統(tǒng) R0～ R7,SP,LR,PC,CPSR R0～ R14,PC, CPSR CPSR模式位設臵表 8 程序狀態(tài)寄存器 ? 保留位 CPSR中的保留位被保留將來使用。為了提高程序的可移植性，當改變 CPSR標志和控制位時，請不要改變這些保留位。另外，請確保您程序的運行不受保留位的值影響，因為將來的處理器可能會將這些位設臵為 1或者 0。