[計(jì)算機(jī)軟件及應(yīng)用]第2章基于arm920t核微處理器--三星s3c2410x處理器詳解-資料下載頁
2024-10-19 04:13本頁面
【正文】 了所使用的時(shí)鐘源 ， 是采用 MPLL作為FCLK， 還是采用外部時(shí)鐘 。 復(fù)位后 ， Fin直接傳遞給 FCLK，即使不想改變默認(rèn)的 PLLCON值 ， 也需要重新寫一遍 。 FCLK由 ARM920T核使用 ， HCLK提供給 AHB總線 ， PCLK提供給了 APB總線 。 S3C2410X支持 HCLK、 FCLK和 PCLK的分頻選擇 ， 其比率是通過 CLKDIV寄存器中的 HDIVN和 PDIVN控制的 ， 如表 。 表 分頻設(shè)定表 （ 3） 電源管理 。 S3C2410X電源管理模塊通過 4種模式有效地控制功耗 ， 即：Normal模式 、 Slow模式 、 Idle模式和 Poweroff模式 。 圖 示了 S3C2410電源管理模式的轉(zhuǎn)換關(guān)系 。 圖 S3C2410電源管理轉(zhuǎn)換模式 Normal模式： 為 CPU和所有的外設(shè)提供時(shí)鐘 ， 所有的外設(shè)開啟時(shí) ， 該模式下的功耗最大 。 這種模式允許用戶通過軟件控制外設(shè) ， 可以斷開提供給外設(shè)的時(shí)鐘以降低功耗 。 Slow模式： 采用外部時(shí)鐘生成 FCLK的方式 ， 此時(shí)電源的功耗取決于外部時(shí)鐘 。 Idle模式： 斷開 FCLK與 CPU核的連接 ， 外設(shè)保持正常 ， 該模式下的任何中斷都可喚醒 CPU。 Poweroff模式： 斷開內(nèi)部電源，只給內(nèi)部的喚醒邏輯供電。一般模式下需要兩個(gè)電源，一個(gè)提供給喚醒邏輯，另外一個(gè)提供給 CPU和內(nèi)部邏輯，在Poweroff模式下，后一個(gè)電源關(guān)閉。該模式可以通過 EINT[15:0]和 RTC喚醒。 （ 4） 時(shí)鐘和電源管理寄存器 S3C2410X通過控制寄存器實(shí)現(xiàn)對時(shí)鐘和電源的管理 ， 相關(guān)寄存器如表 。 表 時(shí)鐘控制器 表 時(shí)鐘控制器 (續(xù) ) define Olocktime 0x00 /* R/W, PLL lock time count register */ define oMPLLCON 0x04 /* R/W, MPLL configuration register */ define oUPLLCON 0x08 /* R/W, UPLL configuration register */ define oCLKCON 0x0C /* R/W, Clock generator control reg. */ define oCLKSLOW 0x10 /* R/W, Slow clock control register */ define oCLKDIVN 0x14 /* R/W, Clock divider control */ 在 Linux系統(tǒng)的 /include/asmarm/archs3c2410/。 其源代碼如下： /* Registers */ define LOCKTIME bCLKCTL(oLOCKTIME) define MPLLCON bCLKCTL(oMPLLCON) define UPLLCON bCLKCTL(oUPLLCON) define CLKCON bCLKCTL(oCLKCON) define CLKSLOW bCLKCTL(oCLKSLOW) define CLKDIVN bCLKCTL(oCLKDIVN)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1