風力系統(tǒng)電壓電流有效值測量設計報告-資料下載頁
2024-10-07 09:03本頁面
【導讀】之后又一重要的實踐性教學環(huán)節(jié)。它的任務是在學生掌握和具備電子技術基礎知。數(shù)字電子技術在工業(yè)生產(chǎn)領域的應用現(xiàn)狀和發(fā)展趨勢。的工程設計打好基礎。成交流電壓有效值的測量。變壓之后的電流仍然為交流，在通過整流電路后，變?yōu)槊}沖直流。路可以消除脈沖，但是輸出的直流電壓仍不穩(wěn)定。最后，通過穩(wěn)壓電路，使得電。壓的穩(wěn)定性大大提高，整個過程如圖。電路簡單，應用廣泛。該穩(wěn)壓源由以下五部分組成。降壓：通過變壓器將輸入的220V，50HZ交流電降為+5V輸出。將220V交流電壓轉(zhuǎn)化為5V直流電壓，因為后面的測量儀需在低電平下工作。由此可判斷其測量值和理論值誤差在允許的范圍內(nèi)。此處采用了電阻分壓的方式對電壓進行衰減，同時。設計參數(shù)，使模塊能輸入200mV~2020V范圍內(nèi)的電壓。
【正文】 發(fā)器就是邊沿觸發(fā)器的一種。在市場上較為常見的一種觸發(fā)器。 JK 觸發(fā)器的邏輯功能是，當時鐘信號到來時若 J=0， K=0 輸出 Q*=Q。若 J=1， K=0，輸出 Q*=1,功能是置 1；若 J=0， K=1，輸出 Q*=0，功能是置 0；若 J=1， K=1，輸出 Q*=Q39。,功能是反轉(zhuǎn)。 下圖 中 J=K=1，實現(xiàn)了反轉(zhuǎn)的邏輯功能。 圖 32 圖 JK 觸發(fā)器的功 能表如下圖 圖 33 第六章 時序邏輯電路 【例 1】試利用同步十進制計數(shù)器 74160 接成同步六進制計數(shù)器。 采用異步至零接成六進制計數(shù)器。當計數(shù)器計成 Q3Q2Q1Q0=0110 狀態(tài)時，擔任譯碼器的門 G 輸出低電平信號給 CLR 端，將計數(shù)器置零，回到 0000 狀態(tài)。 1） 仿真電路 圖 34 2）電路分析 可以觀察到當數(shù)字顯示器達到 5 時小燈泡亮，證明有進位輸出，因為采用的是異步置零的方式，因此在狀態(tài) 0110 時借入置零段，因為 0110 狀態(tài)只是暫態(tài)，數(shù)字顯示器瞬間顯示；若采用同步置數(shù)法的話就應該在 0101 狀態(tài)置數(shù)到 0000或其他任意邏輯狀態(tài)。 【例 2】下圖電路是可變進制計數(shù)器，試分析當控制變量 A 為 1 和 0 時電路各為幾進制計數(shù)器。 圖 解：這是一個可以用同步置數(shù)法接成的可控制計數(shù)器。在 A=1 的情況下，計數(shù)器 Q3Q2Q1Q0=1011（十一）后給出 LD′=0 信號，下一個 CLK 脈沖到來時計數(shù)器被置成 Q3Q2Q1Q0=0000 狀態(tài)，所以是十二進制計數(shù)器。在 A=0 情況下，計數(shù)器為 1001 時給出 LD′=0 信號，下一個 CLK 脈沖到來時計數(shù)器被置 0，所以是十進制計數(shù)器。 35 第一種，當 A=0 的情況下： 圖 第二種，當 A=1 的情況下： 圖 分析：根據(jù)圖在 Multisim 中仿真結(jié)果如上，同分析結(jié)果一致，所以是十 ?十二進制計數(shù)器。 36 【例 3】試用兩片同步十進制計數(shù)器 74160 接成二十九進制計數(shù)器。 解析：采用整體置數(shù)法接成的二十九進制計數(shù)器。首先仍需將兩片 74160 接成百進制計數(shù)器。然后將電路的 28 狀態(tài)譯碼產(chǎn)生 LD′=0 信號，同時加到兩片 74160上，在下一個計數(shù)脈沖（第二十九個輸入脈沖）到達時，將 0000 同時置入兩片74160 中，從而得到二十九進制計數(shù)器。進位信號可以直接由門 G 的輸出端引出。 仿真如下： 圖 分析：在 Multisim 中運行結(jié)果是從 0 到 28 這二十九個數(shù)，所以是二十九進制計數(shù)器。 3）電路設計 如何實現(xiàn)電路中不同進制的電路之間的自動轉(zhuǎn)換，而不需要人為地進行控制？ 分析 ：一般而言要想做一個任意進制的計數(shù)器很簡單，可以用 74LS160，也可以用 74LS161 或 74LS190、 74LS191 等來實現(xiàn)。中間只需注意進制的同步置零、同 37 步置數(shù)還是同步置零、異步置數(shù)即可。而要想實現(xiàn)進制之間的自動轉(zhuǎn)換，則需要借助門電路還有 JK 脈沖觸發(fā)器（低電平有效）來實現(xiàn)。我所設計的電路中 用到的元器件主要有 74LS160（十進制計數(shù)器）具有同步置零和異步置數(shù)的功能，74LS76（低電平有效的 JK 觸發(fā)器）中的跳變功能，以及 74LS00 中的二線輸入與非門和 74LS10 中的三線輸入與非門。就完成了題目的要求。 仿真電路： .圖 電路功能 ：實現(xiàn)了二十七進制計數(shù)器和七進制計數(shù)器的轉(zhuǎn)換。 原理 ：對于設計二十七進制計數(shù)器和七進制計數(shù)器，我都采用的同步置零的方法。在設計二十七進制計數(shù)器的時候，因為超過了十進制計數(shù)器，即 MN 的情況，所以就用到了兩片 74LS161 來進行設計。而在設計七進制計數(shù)器的時候 ，以為低于十進制計數(shù)器，即 MN 的情況，所以只需用一片 74LS161 來設計即可。對于轉(zhuǎn)換電路我用到了 JK 觸發(fā)器的跳變功能，即 J、 K 都接高電平， Rd 和 Sd 也 38 接高電平就可以實現(xiàn)。輸入電平就用到了這兩個不同進制的進位電平與非控制。 電路圖如下： 圖 電平分析 ： 74LS10 的三個輸入端分別接第一片 74LS160 的 OB、 OC 和第二片的OB，輸出接這兩個芯片的 Ld 端，即只有當這三個輸入端全部輸入為一的時候，74LS10 的輸出為“ 0”，即同步置零端生效就實現(xiàn)了二十七進制。同理要實現(xiàn)七進制也要用 74LS00 的輸入 端第三片 74LS160 的 OB 和 OC，輸出端接這片芯片的 Ld 端，即當這二個輸入端全部輸入為一的時候， 74LS10 的輸出為“ 0”，即同步置零端生效就實現(xiàn)了七進制。而 74LS76 的 J、 K 都接高電平， Rd 和 Sd 也接高電平，輸入信號接 74LS00（ U10A）的輸出端，而 74LS00（ U10A）的輸入端接 74LS10 的輸出端和 74LS00（ U7A）的輸出端。 74LS76 的輸出端 Q 接 U1 和U2 的 Rd， ~Q 接 U3 的 Rd 即可 電路圖如下 : 39 圖
畢業(yè)設計相關推薦
鄂ICP備17016276號-1