【導(dǎo)讀】多總線結(jié)構(gòu),三組16-bit數(shù)據(jù)總線和一組程序。40-bit算術(shù)邏輯單元,包括一個40-. 移位器和兩個獨立的40-bit累加器。17x17-bit并行乘法器,連接一個40-bit的專用。可用來進(jìn)行非流水單周期乘/加運算。比較、選擇和存儲單元用于Viterbi. 指數(shù)編碼器在一個周期里計算一個40-bit累加。兩個地址發(fā)生器中有八個輔助寄存器和兩個。數(shù)據(jù)總線具有總線保持特性。C548,549,5402,5410等具有擴(kuò)展尋址方式,最。C54X可訪問的存儲器空間最大可為192Kx16-. 存儲塊移動指令提供了更好的程序和數(shù)據(jù)管。支持32-bit長操作數(shù)指令,支持兩個或三個操。軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲。連接內(nèi)部振蕩器或外部時鐘源的鎖相環(huán)。支持8-或16-bit傳送的全雙工串口。外部I/O關(guān)閉控制,禁止外部數(shù)。片內(nèi)基于掃描的仿真邏輯,JTAG邊界掃。單周期定點指令執(zhí)行時間10-25ns. ‘C54x還有一組尋址片內(nèi)外設(shè)的片內(nèi)雙向總線,通過。CPU接口中的總線交換器與DB和EB相連接。ALU能起兩個16-bitALUs的作用,且在狀態(tài)寄存器ST1中。所移的位數(shù)由ST1中的移。當(dāng)累加器中的值超過了32bits,該操作將產(chǎn)生負(fù)值??删幊虊K切換邏輯。?