【正文】 現(xiàn)能使抽象層與潛在的硬件分離，使軟件完全實現(xiàn)平臺獨立，容易閱讀，方便編譯，更有效管理。 然而，向更高層軟件抽象的轉(zhuǎn)移并沒有減少其復(fù)雜性或是人力資源要求。相反，隨著集成系統(tǒng)的特征更為豐富，操作系統(tǒng)的復(fù)雜性和相應(yīng)功能迅速增加，同時軟件的應(yīng)用和檢驗的消耗也增加 。當然，隨著嵌入式軟件工具的進步，所發(fā)展成的靜態(tài)代碼檢測器、編譯器和硬件仿真器都能幫助解決一些軟件檢測的問題，但是軟件檢測會比真實的軟件創(chuàng)造更耗時、耗資源。與市場同步的制約會把軟件的檢測推向系統(tǒng)的水平，并導(dǎo)致對生產(chǎn)硬件的更大需求在軟件開發(fā)的流程中更早得到滿足。 對于軟件，半導(dǎo)體設(shè)計界受到 EDA業(yè)界發(fā)展的觸動，對于他們的設(shè)計和檢測策略作了類似的改進。通過開發(fā)圖解抓取工具將一度應(yīng)用于晶體管層面上的設(shè)計提升到了門類應(yīng)用層面上。 Verilog 和 VHDL等硬件描述語言的發(fā)明，以及與之相應(yīng)的編譯器、仿真器和合成工具的創(chuàng) 作使得硬件設(shè)計者又從門類應(yīng)用層面提升至寄存器轉(zhuǎn)換的應(yīng)用層面上來了?，F(xiàn)在， EDA業(yè)界正在進一步提升抽象層面，通常稱之為電子系統(tǒng)層面設(shè)計。同時，這也代表著設(shè)計抽象層的巨大變化，它可使設(shè)計者能夠全面地考慮它的功能性，而不只是考慮所需功能要用的門的組態(tài)。 隨著應(yīng)用特定集成電路設(shè)計的復(fù)雜性不斷提高，而設(shè)計的體積又在不斷縮小，硅片的制造成本也上升得很快。比如說，一個單純用于 ASIC的硅面裝置的售價為五萬美元，而一個高級微處理器或是一個微控制器的售價要高于一百萬美元。高價格是和 ASIC強調(diào)硬件制作業(yè)必須努力保證在硅片進行 設(shè)計之前，預(yù)期的功能都能夠正確實現(xiàn)這一要求相關(guān)的。為了幫助這項工作， EDA業(yè)界提供了復(fù)雜的檢測工具，它們能保證高層面的設(shè)計與硅片的應(yīng)用完全對等。然而，即使能獲得這些工具，仍有超過二分之一的集成電路設(shè)計和 ASIC 設(shè)計在運用時需要硅片返工。其中， 70%的返工源于邏輯或是功能性錯誤，需要進行檢驗。由于每次返工都需要花費大量投資，系統(tǒng)層面上的檢驗成為了整個硬件檢驗過程的焦點。 雖然在過去的 20 年中硬件和軟件的設(shè)計都取得了巨大的進步，但是奇怪的是，在系統(tǒng)層面設(shè)計卻沒有什么進步。當今的系統(tǒng)設(shè)計過程包括硬件結(jié)構(gòu)、所需功能 性、微處理器的生產(chǎn)量、存儲器結(jié)構(gòu)以及潛在硬件遷移路徑的書面研究。這個過程相對沒有什么變化。并且，只有硬件原型單元被創(chuàng)建，軟件的應(yīng)用才能得以實施，這使得軟件的開發(fā)者和系統(tǒng)檢測工作組處于一個很不利的位置。這個現(xiàn)行辦法有很多缺點，包括：對于客戶的需求變化適應(yīng)緩慢；拖延硬件和軟件的集成時間；限制系統(tǒng)調(diào)試；在解決實時市場中發(fā)生的問題時有困難等等。 這篇論文通過創(chuàng)造一個虛擬系統(tǒng)，為系統(tǒng)層面的設(shè)計提供了一個新的方法。這個方法可在去除阻礙傳統(tǒng)系統(tǒng)發(fā)展的弊病的同時，對硬件和軟件的相互作用做出早期的分析。這篇論文也提出了一個虛 擬的汽車氣囊系統(tǒng)的實施應(yīng)用，探討了虛擬系統(tǒng)發(fā)展的好處。 范例移位 系統(tǒng)層面上的設(shè)計和分析的目的就是通過范例移位來大力提高生產(chǎn)力，這種范例移位是為了并行設(shè)計硬件和軟件而不是串行設(shè)計。因此，通過去除重復(fù)工作、提高最后系統(tǒng)的質(zhì)量、提升監(jiān)測能力和縮短市場的實時性來提高生產(chǎn)力。 隨著設(shè)計不斷提升到更高抽象層面成為趨勢，研發(fā)者會更為重視組件和系統(tǒng)層面上的檢測活動。創(chuàng)造一個使用準確硬件模型的虛擬系統(tǒng)能夠給工程師們帶來很多好處，如：從結(jié)構(gòu)上探尋硬件和軟件的功能；創(chuàng)造出靈活的硬件原型；對模型的生產(chǎn)能力和可攜帶 性作出更為準確的分析；在制作流程中提早軟件開發(fā)的時間；在虛擬硬件測試時能夠快速進行調(diào)試。 虛擬系統(tǒng)的應(yīng)用中一個根本的優(yōu)點就是結(jié)構(gòu)上的探尋研究，這是一個為決定設(shè)計空間問題最適合的解決方法的過程。例如，有一個二維的結(jié)構(gòu)空間，其中的兩個設(shè)計參數(shù)（顯然當中有很多的參數(shù)）分別為能量消耗和時鐘速度，理想的解決方法被列在了指標的中央。在這個簡單的例子中，黃色的十字說明了一個硬件原型 ECU 超過了能量消耗的理想值，但未達到時鐘速度的理想值。這是因為市場實時變化的限制，系統(tǒng)的結(jié)構(gòu)繼續(xù)構(gòu)筑于最初的硬件原型，而沒有對其他選 擇進行足夠的探尋。一個基于硬件的開發(fā)過程的最終結(jié)果是一個次品，不能滿足設(shè)計指標。 相反，綠色的十字顯示得到最佳設(shè)計方法的另一條路。幾個虛擬系統(tǒng)被集中在一起，在相同的市場實時窗口之下進行測試。最后的虛擬系統(tǒng)滿足所有的設(shè)計參數(shù)，并很快被轉(zhuǎn)化為實際產(chǎn)品。系統(tǒng)模型最初在一個很高的抽象層面被建立起來，通過基于模型的方法，被虛擬實施運用，再轉(zhuǎn)化為實際產(chǎn)品。 基于模型的方法建議使用結(jié)構(gòu)探尋的工具來加快對各種中央處理器、存儲器和外圍組件即系統(tǒng)結(jié)構(gòu)組件的研究。系統(tǒng)結(jié)構(gòu)顯示在右上方。左上方是系統(tǒng)功能模型的早期修 正，稱之為系統(tǒng)行為。系統(tǒng)行為和系統(tǒng)結(jié)構(gòu)是相互結(jié)合的，通過反復(fù)比較每個分隔的選項，可以得到一個最佳的解決方法。其目的是通過評價不同的結(jié)構(gòu)和分隔選項得到最佳設(shè)計的第一個近似方案。 一些被建議用于結(jié)構(gòu)探尋的 EDA 工具能夠在只有幾個星期的時間內(nèi)做出微控制器的模型。雖然對于結(jié)構(gòu)的仿真大概只有 80%的正確率，但是那被認為已經(jīng)足夠選擇合適的微控制器、計時器和存儲器。我們對于結(jié)構(gòu)探尋工具的評價顯示此行業(yè)并未將注意力集中在運用整體性的方法解決微控制器的選擇問題上。正如這篇論文所提出的，在模擬仿真的正確性、模型制作的成 本和制作新模型的時間上存在相互交換。我們期待能有更為成熟的工具使我們不僅僅只局限于書面進行系統(tǒng)探尋，能進一步擴展到實際操作中去。 這個行業(yè)的發(fā)展趨勢就是建立十分準確的結(jié)構(gòu)模型庫，用來直接執(zhí)行嵌入式軟件。這個細致的模型庫可以用于測評系統(tǒng)結(jié)構(gòu)，也可用于最后的軟件開發(fā)。 讓我們把目光集中在左下方的框架，這里顯示的是對虛擬系統(tǒng)的一個高度精確和快速的仿真，稱之為準確循環(huán)仿真。這個合作設(shè)計市場的部分已經(jīng)相當成熟，可以以十五分之一于真實硬件的速度，模擬一個中等大小的 ECU，如一個汽車氣囊展開組件。隨著其他 模型的制成，這些準確循環(huán)仿真將能夠解決其他結(jié)構(gòu)探尋空間問題。 細致而又高度準確的仿真促使了對基于一個已有結(jié)構(gòu)的系統(tǒng)行為的測評。模型和指標可以決定最佳的設(shè)計方法。高度準確的軟件仿真需要用到 32字節(jié)的 CPU虛擬處理器模型（ VPM）、微控制器邊緣模型、系統(tǒng) ASIC模型和環(huán)境刺激物。 32字節(jié)的 CPU虛擬處理器模型可以加載和激勵用于傳統(tǒng)工作臺開發(fā)的可執(zhí)行圖像。這些模型可以從 CoMET環(huán)境導(dǎo)出到更低成本的 METeor集成開發(fā)環(huán)境，用以提供一個固定平臺（模型無法變化）虛擬產(chǎn)品仿真。 仿真速度和準確性 在我 們討論系統(tǒng)之前，提供一些背景資料非常重要，這些資料說明了模型抽象的層面以及它們自身是如何進行最好的應(yīng)用的。 從整體上來說，由于模型制作越來越細致，整體仿真的速度變慢了。功能模型執(zhí)行重要指令的速度要快于在轉(zhuǎn)換中運用的模型。 制作產(chǎn)品模型的抽象層面包括： ? 功能仿真 —— 對真正硬件的即時準確模擬 ? 限時功能仿真 —— 控制單個模塊的預(yù)測執(zhí)行時間 ? 循環(huán)近似 —— 應(yīng)用于指令集和循環(huán)準確仿真的限時功能仿真技術(shù) ? 指令集仿真 —— 交互編譯碼執(zhí)行于目標 CPU的模型上 ? 循環(huán)準確仿真 —— 與硬件行為十分相似。