verilog教程清華微電所-資料下載頁(yè)
2025-05-11 23:42本頁(yè)面
【正文】 ale `include 用于嵌入內(nèi)嵌文件的內(nèi)容 `include “../source/” 編譯時(shí)這一行由文件 “ ../source/”內(nèi)容所代替 `timescale 將時(shí)間單位與實(shí)際時(shí)間相關(guān)聯(lián) `timescale 1ns/100ps 前者為時(shí)間單位，后者為時(shí)間精度 assign A = B。 實(shí)際時(shí)延應(yīng)為 Verilog概述 Verilog程序的基本結(jié)構(gòu) Verilog上機(jī)環(huán)境及工具 工作環(huán)境 硬件： Sun Ultra1 工作站 操作系統(tǒng)： Sun Solaris 幾個(gè)常用 Unix命令 ls: 列出當(dāng)前目錄下的內(nèi)容 cd: 進(jìn)入其它目錄 more filename: 在屏幕上顯示文件 rm filename: 刪除文件 編輯文件可用 TextEditor Cadence公司的 Verilog編譯及仿真軟件 編譯軟件 VerilogXL： ? 對(duì) verilog源文件進(jìn)行語(yǔ)法檢查和編譯 ? 命令行模式 仿真軟件 Signalscan: ? 在帶有輸入激勵(lì)的 verilogw源文件編譯后，看其波形，可方便的對(duì)程序進(jìn)行調(diào)試 ? 窗口模式 VerilogXL 啟動(dòng)命令： verilog filename 編譯過(guò)程中，可看到相關(guān)信息，確定文件是否編譯通過(guò) 仿真結(jié)束，產(chǎn)生 Signalscan 啟動(dòng)命令： signalscan amp。 在 verilog仿真文件中有：$shm_open() 。 //產(chǎn)生波形文件 $shm_probe(AS)。 //保存所有的信號(hào)波形 Siganlscan Waveform窗口 Design Browser窗口 End
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1