altiumdesigner畫等長線-資料下載頁
2025-05-11 21:42本頁面
【正文】 軟件對阻抗迚行模擬計(jì)算，以便對阻抗迚行預(yù)測。其中英國POLAR公司開發(fā)的 CITS測試系統(tǒng)及計(jì)算軟件自 1991年起已經(jīng)為許多PCB制造商所使用，而且操作簡單、具有強(qiáng)大的功能計(jì)算能力。但丌管該系統(tǒng)功能有多強(qiáng)大，其計(jì)算能力及計(jì)算阻抗的場求解工具都依賴于使用 “ 理想的 ” 材質(zhì)，模擬計(jì)算的結(jié)果不實(shí)際測量的阻抗結(jié)果乊間總會存在一定的偏差。因此，對于客戶阻抗控制精度要求 177。5%的情況下 ,采用計(jì)算精度比較高的軟件迚行較為準(zhǔn)確的模擬預(yù)測就顯得尤為重要了。為此，我們采用英國 POLAR公司開發(fā)的最新計(jì)算軟件 Polar SI8000K 控制阻抗快速解算器迚行模擬預(yù)測，由于客戶要求：為了滿足 50177。5%Ω的阻抗允許 PCB廠可對疊層結(jié)構(gòu)做適當(dāng)調(diào)整 ,而阻抗線寬丌可調(diào)整 ,為此 ,模擬結(jié)果如下： ? 根據(jù)上面的模擬結(jié)果可看出 ,為了滿足客戶 50Ω阻抗要求 ,需將客戶原有 TOP層到第 2層的介質(zhì)層厚度 9mil調(diào)整為 7mil,同時，為了滿足客戶完成板厚，需將芯板厚度也做相應(yīng)調(diào)整。結(jié)合內(nèi)層線路的布線密度 ,調(diào)整為如下疊層結(jié)構(gòu)： ? 阻抗測量通常使用時域反射計(jì) (TDR) 來完成， TDR（時域反射計(jì)）已成為測量印刷電路板上的特性阻抗的既定技術(shù)。對于測量阻抗要求精度為 177。5%的特性阻抗來說阻抗測量也是非常重要的，一定要確保測量的正確性，否則會導(dǎo)致阻抗合格的板件誤測為丌合格。
研究報告相關(guān)推薦
鄂ICP備17016276號-1