【正文】
)工程上, , 已高達(dá)數(shù) GHz; 雜散復(fù)雜 雜散指標(biāo)與輸出帶寬有關(guān),可用分段濾波抑制雜散。 快跳頻,相位連續(xù)跳頻 全并口時(shí),可小于 100ns,控頻碼經(jīng)數(shù)據(jù)處理輸入時(shí),可達(dá) μs量級(jí)。 kfnfTf NC L KC L K ???? 2100cff ? cf分辯率: NCLKf2圖二十七 AD9858雜散與輸出帶寬的關(guān)系 Nfc0f使用體會(huì): * 高雜散常出現(xiàn)在 附近 越小于 fc *正確 選取輸出頻段,可減小雜散; *改變 fc, ,可有意外收獲; , 雜散越??; * 第六章 微波頻率合成方案綜述 一、跳頻源 基本 PLL方案 ( 1)采用 INPLLFS芯片 參考源R e f e r e n c e247。 RA , B 計(jì) 數(shù)器P F D前 置 變 模 分 頻p r e s c a l e r環(huán) 路濾 波( L F )壓 控振 蕩 器( V C O )隔 離 放 大B u f f e r a n d a m p e r f i e r數(shù) 據(jù) 格 式 轉(zhuǎn) 換D a t a T r a n s f o r m跳 頻 碼 F r e q . C o d efRfo u tfp oI N P L L 頻 綜 I C圖二十八 整數(shù)分頻基本環(huán)頻率合成框圖 ( 2)采用 FNPLLFS芯片 參考源r e f e r e n c e247。 R分 數(shù) N 分 頻 器F N F r e q . D i v i d e rP F D環(huán) 路濾 波( L F )壓 控振 蕩 器( V C O )隔 離 放 大B u f f e r a n d a m p e r f i e r數(shù) 據(jù) 格 式 轉(zhuǎn) 換D a t a T r a n s f o r m跳 頻 碼 F r e q . C o d efRfo u tfp oF N P L L 頻 綜 I C圖二十九 分?jǐn)?shù)分頻基本環(huán)頻率合成器框圖 混頻 PLL方案( M/N環(huán),相加環(huán)) ( 1) PLL內(nèi)下混頻 參考源r e f e r e n c eI N P L L I C或 F N P L L I CL F V C O隔 離 放 大B u f f e r a n d a m p l i f i e r數(shù) 據(jù) 格 式 轉(zhuǎn) 換D a t a T r a n s f o r m跳 頻 碼 F r e q . C o d e fRfo u t直 接 倍 頻 或 鎖 相 倍 頻D i r e c t m u l t i p l i e r o r P L L m u l t i p l i e rfMfo u t fML OI FR F圖三十 PLL內(nèi)下混頻方框圖 *雜散輸出相對(duì)下面的方案較少,但需要 VCO的頻率高, VCO指標(biāo)差些。 *要注意本振泄漏,產(chǎn)生雜散。 (2)PLL外上混頻 基 本 P L L倍 頻 、 鎖 相 倍 頻放 大fRfVfLfV+ fLR FI FL O圖三十一 PLL環(huán)外上混頻方框圖 * 因混頻器在 PLL外,輸出雜散因而很多,要認(rèn)真分析,避免在帶內(nèi)出現(xiàn); * VCO頻率低,其相噪指標(biāo)較高,成本可能低些。 D D S B P F P F D L F V C O247。 N ’隔 離 放 大B u f f e r / A m p .fcf0控 頻 碼F r e q . C o d e圖三十三 DDS+PLL常用方案 輸出: Nfkf cN ??? 20特點(diǎn): 細(xì)步長(zhǎng),跳頻時(shí)間長(zhǎng), DDS的輸出在 PLL帶內(nèi)雜散惡化 N?lg20 (2)PLL內(nèi)插 DDS P F O L F V C OB P F D D S247。 N隔 離 放 大B u f f e r / A m p .fcf0X O頻 率 控 制 碼F r e q . C o d e圖三十四 PLL內(nèi)插 DDS方案 輸出: D DSPD ffNf ???0N?N?特點(diǎn): * 細(xì)步長(zhǎng), DDS輸出可為窄帶,雜散較??; 為定值時(shí),因跳頻步長(zhǎng)較小,可實(shí)現(xiàn)較快頻; 變化可實(shí)現(xiàn)寬帶輸出 N? DDS+PLL方案 (1)DDS作為 PLL參考源 * * (3)DDS作為 PLL的程序分頻器 P F O L F V C OB P F D D SfP 0f0控 制 碼 F r e q . C o d e輸出 : PDfKNf 20 ?特點(diǎn): 細(xì)步長(zhǎng),低相噪,但 圖三十五 作 PLL的程序分頻方案 m a xm a x co ff ?多 PLL頻率合成 儀器中常用。例: HP8662A, 7個(gè) PLL, ~k H z10?of例一:用分頻產(chǎn)生低位環(huán) P D L F V C OB P FP L L 2 NB247。 MP L L 1 NAfP Df0圖三十六 雙 PLL方案一 輸出: MfNfNf PDAPDBo ??特點(diǎn): 細(xì)步長(zhǎng),但倍頻值仍不大。 例二:低位環(huán)用較小的 fPD P D L F V C OB P FP L L B N BP L L A N AfRfP D AfP D B參考產(chǎn)生高 位 環(huán)低 位 環(huán)f0輸出: P DBBP DABo fNfNf ??二、點(diǎn)頻源 所有跳頻源均可實(shí)現(xiàn)點(diǎn)頻源; 采用 PLL方案時(shí),用高 Q VCO—— VCXO, CRO, DRO; 晶振倍頻 /倍頻鏈 圖三十六 雙 PLL方案一 第七章 設(shè)計(jì)實(shí)例 輸入?yún)⒖迹? M H z10?Rf , TCXO; 輸出頻率: M H z3 2 9 0~3 1 9 00 ?f步 長(zhǎng) : 1k Hz 相位噪聲: 95dBc/Hz@10kHz dBd B m 110 ??P1dB 方案: * 用 AD4252實(shí)現(xiàn) 1kHz步長(zhǎng) (PLL1) * 用 AD4106產(chǎn)生點(diǎn)頻 ( PLL2), fV2=3GHz, 4fR作為 fpd * PLL1環(huán)內(nèi)下混頻 *AD4252最大允許 1PDf 的確定: PDV fMkNf ?????? ?? kH z1m axm ax ?Mf PD ∴ M H a x/ ??? kf PD取 4252的 R=4, fPD1=, M=2500 雜 散: ≤- 45dBc PLL2帶內(nèi)相噪估算 d Bc / H z1051040lg104030 00lg20219 6 ??????PLL1帶內(nèi) 相噪估算 d Bc / H 6 ??????PLL1環(huán)路帶寬: 1kHz(低頻環(huán)),以保證分?jǐn)?shù)雜散在環(huán)路帶寬之外。 A D F 4 2 5 2 L FV C OU M X 3 3 1放 大A D F 4 1 0 6 L FV C OU M X 3 3 1三 極 管四 倍 頻單 片 機(jī)放 大放 大F 3 3 1fR= 1 0 M H zR = 4 1 2 5 ~ 2 9 0 M H zI N A D 3 1 8 4H M C 2 1 33 GH M C 3 1 1O P 1 8 4O P 1 8 4單 片 機(jī)H M C 3 1 1圖三十八 C波段跳頻源設(shè)計(jì)實(shí)例 PLL1的 VCO的選擇: 因 10kHz在環(huán)路帶寬之外, VCO相噪必須小于- 95dBc/Hz@10kHz 成都賽英科技有限公司 成都賽英科技有限公司 謝謝各位 !