【導(dǎo)讀】溫度作為一種最基本的環(huán)境參數(shù)，與人民的生活有著密切關(guān)系。量和控制在工業(yè)、農(nóng)業(yè)、國防、醫(yī)療等各個(gè)領(lǐng)域中應(yīng)用普遍。種常用的檢測(cè)儀器。語言的編程，完成了基本溫度測(cè)量功能。給出了硬件電路和軟件設(shè)計(jì)，此設(shè)備。具有結(jié)構(gòu)簡單、轉(zhuǎn)換速度快、精確性高，擴(kuò)展性好等優(yōu)點(diǎn)。

　　

【正文】 本結(jié)構(gòu)模型，例如 pmos 和 nmos 等也被內(nèi)置在語言中 ； 提供顯式語言結(jié)構(gòu)指定設(shè)計(jì)中的端口到端口的時(shí)延及路徑時(shí)延和設(shè)計(jì)的時(shí)序檢查。可采用三種不同方式或混合方式對(duì)設(shè)計(jì)建模。這些方式包括：行為描述方式 —使用過程化結(jié)構(gòu)建模；數(shù)據(jù)流方式 —使用連續(xù) 賦值語句 方式建模；結(jié)構(gòu)化方式 —使用門和模塊實(shí)例語句描述建模。 Verilog HDL 中有兩類 數(shù)據(jù)類型 ：線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲(chǔ)元件。能夠描述層次設(shè)計(jì)，可使用模塊實(shí)例結(jié)構(gòu)描述任何層次。設(shè)計(jì)的規(guī)模可以是任意的；語言不對(duì)設(shè)計(jì)的規(guī)模（大?。┦┘尤魏蜗拗?。 Verilog HDL不再是某些公司的專有語言而是 I E E E 標(biāo) 準(zhǔn)。人和機(jī)器都可閱讀 Verilog 語言，因此它可作為 E D A 的工具和設(shè)計(jì)者之間的交互語言。 Verilog HDL 語言的描述能力能夠通過使用編程語言接口（ P L I）機(jī)制進(jìn)一步擴(kuò)展。 P L I 是允許外部函數(shù)訪問 Verilog 模塊內(nèi)信息、允許設(shè)計(jì)者與模擬器交互的例程集合。設(shè)計(jì)能夠在多個(gè)層次上加以描述，從開關(guān)級(jí)、門級(jí)、寄存器傳送級(jí)（ RT L）到算法級(jí)，包括進(jìn)程和隊(duì)列級(jí)。能夠使用內(nèi)置開關(guān)級(jí)原語在開關(guān)級(jí)對(duì)設(shè)計(jì)完整建模。同一語言可用于生成模擬激勵(lì)和指定測(cè)試的驗(yàn)證約束條件，例如輸入值的指定。Verilog HDL 能夠監(jiān)控模擬驗(yàn)證的執(zhí)行，即模擬驗(yàn)證執(zhí)行過程中設(shè)計(jì)的值能夠被監(jiān)控和顯示。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報(bào)告消息。在行為級(jí)描述中， Verilog HDL 不僅能夠在 RT L 級(jí)上進(jìn)行設(shè)計(jì)描述，而且能夠在 體系結(jié)構(gòu) 級(jí)描述及其算 法級(jí)行為上進(jìn)行設(shè)計(jì)描述。能夠使用門和模塊實(shí)例化語句在結(jié)構(gòu)級(jí)進(jìn)行結(jié)構(gòu)描述。在 Verilog HDL 的混合方式建模能力，即在一個(gè)設(shè)計(jì)中 每個(gè)模塊均可以在不同設(shè)計(jì)層次上建模。 Verilog HDL 還具有內(nèi)置邏輯函數(shù)，例如 amp。（按位與）和 |（按位或）。對(duì)高級(jí)編程語言結(jié)構(gòu)，例如條件語句、情況語句和 循環(huán)語句 ，語言中都可以使用。可以顯式地對(duì)并發(fā)和定時(shí)進(jìn)行建模。提供強(qiáng)有力的文件讀寫能力。語言在特定情況下是非確定性的，即在不同的模擬器上模型可以產(chǎn)生不同的結(jié)果；例如，事件隊(duì)列上的事件順序在標(biāo)準(zhǔn)中沒有定義。 QuartusⅡ的使用 QuartusⅡ 是一種用 Altera 的專業(yè) EDA 工具，支持原理圖輸入， HDL硬件描述語言的輸入等多種輸入方式，相比大家也都學(xué)過數(shù)字電子技術(shù)基礎(chǔ)（數(shù)電），實(shí)驗(yàn)課的時(shí)候用的就是這個(gè)工具，當(dāng)時(shí)我們就是使用原理圖輸入的方式來進(jìn)行西安工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文） 18 數(shù)字系統(tǒng)的設(shè)計(jì)的，這是一種屬于上世紀(jì)七八十年代的數(shù)字系統(tǒng)設(shè)計(jì)方式，現(xiàn)在我們學(xué)的就是硬件描述語言的輸入方式，利用類似高級(jí)程序的設(shè)計(jì)方法來設(shè)計(jì)出數(shù)字系統(tǒng)。這是一種上世紀(jì)九十年代開始興起并會(huì)在當(dāng)前有巨大發(fā)展，更加是未來半個(gè)世紀(jì)內(nèi)會(huì)成為數(shù)字系統(tǒng)設(shè)計(jì)最重要的設(shè)計(jì)方式，接下來我們需要對(duì) 這種智能的 EDA 工具進(jìn)行初步的學(xué)習(xí)。使大家以后的設(shè)計(jì)更加容易上手。 圖 QuartusⅡ主界面 第一步：打開主界面如圖 所示 快捷工具欄：提供設(shè)置（ setting），編譯（ pile）等快捷方式，方便用戶使用，用戶也可以在 菜單欄的下拉菜單找到相應(yīng)的選項(xiàng)。菜單欄：軟件所有功能的控制選項(xiàng)都可以在其下拉菜單中找到。編譯及綜合的進(jìn)度欄：編譯和綜合的時(shí)候該窗口可以顯示進(jìn)度，當(dāng)顯示 100%表示編譯或者綜合通過。信息欄：編譯或者綜合整個(gè)過程的詳細(xì)信息顯示窗口，包括編譯通過信息和報(bào)錯(cuò)信息。 第二步：新建工程（ filenew Project Wizard） 1．工程名稱： 圖 工程名與文件名 第一行為工程保存路徑，第二行為工程名，第三行為頂層模塊名，須跟工程名相同，在文件輸入時(shí)，頂層模塊必須和工程字相同（圖 ）完成后 NEXT直接到窗口 2。 ： 在 Family 選擇芯片系列型號(hào)，以本設(shè)計(jì)為例，選擇 CycloneⅡ找到 EP2C8Q208C8 芯片，選擇完成后 finish，新工程建立完成。 西安工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文） 19 圖 芯片選擇 第三步：編程及檢錯(cuò)，在工具欄 File 下點(diǎn)擊 New，新建一個(gè) VerilogHDL文件，在此可以將已經(jīng)編寫完成的程序直接粘貼在工作區(qū)（注意實(shí)體名與工程名要相同），這樣便提高了工作效率。將文件保存。保存后，加點(diǎn)主界面 按鈕，完成后，無錯(cuò)誤點(diǎn)擊確定，有錯(cuò)誤進(jìn)行修改。 第四步：鎖定引腳，設(shè)置管腳：單擊主界面 Assignment 按鈕→ Pins,在彈出的界面設(shè)定對(duì)應(yīng)管腳（ Node name 為端口名， Location 為管腳），雙擊 Location選擇您需要的管腳，如圖 所示 圖 設(shè)置管腳 第五步：整體編譯，單擊主界面 按鈕，進(jìn)行編譯，完成無錯(cuò)誤后 點(diǎn)擊確定，有責(zé)進(jìn)行修改。 第六步：下載調(diào)試。單擊主界面 按鈕，在彈出的窗口，單擊 Hardware Setup… ，然后選中 File 所在行中的 Program/Configure,單擊 Start，等待結(jié)果。 圖 調(diào)試 分頻 由于 FPGA 開發(fā)板上時(shí)鐘信號(hào)為 50MHz， FPGA 工作頻率為 1MHz，所以需要通過編程來實(shí)現(xiàn)分頻功能，為 FPGA 和顯示電路提供正常時(shí)鐘信號(hào)。對(duì)其在 QuartusⅡ 環(huán)境下仿真，結(jié)果如圖 所示 西安工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文） 20 圖 50MHz 分頻為 1MHz 分頻部分可以單獨(dú)做一個(gè)模塊，也可以不用，在后面的設(shè)計(jì)中直接用編程來實(shí)現(xiàn)分頻，將分頻部分加入整個(gè)編程可以減小一定的工作量，所以，在整個(gè)電路原理圖中不會(huì)出現(xiàn)單獨(dú)的分頻模塊。 溫度信號(hào)采集 由于 DS18B20 的操作相對(duì)比較復(fù)雜，所以單獨(dú)設(shè)置一個(gè)模塊專門處理其初始化，鑒于數(shù)碼管的顯示 模塊設(shè)置是并行輸入的，所以此模塊兼?zhèn)?DS18B20 的傳輸數(shù)據(jù)處理，把串行數(shù)據(jù)處理成并行數(shù)據(jù)。此模塊的輸入就一個(gè)是時(shí)鐘，另一個(gè)就是 DS18B20 的串行實(shí)時(shí)溫度代碼（ 12 位），其與 DS18B20 之間就一根線相連，實(shí)現(xiàn)對(duì)其初始化與數(shù)據(jù)接收，還要對(duì)接收的串行數(shù)據(jù)進(jìn)行儲(chǔ)存使之可以并行輸出，以提供給顯示模塊。仿真模塊如圖 所示 ，時(shí)序圖如 所示 圖 信號(hào)采集模塊 圖 信號(hào)采集時(shí)序 數(shù)碼管顯示 從 控制 模塊輸出的十進(jìn)制數(shù)接入到顯示模塊中，將其譯碼為七段值，輸出到共 陽 數(shù)碼管上顯示， 顯示模塊編程后模塊圖如圖所示： 西安工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文） 21 圖 數(shù)碼管顯示模塊 在 FPGA 開發(fā)板上顯示出來的溫度用四位數(shù)碼管顯示，其中第一位是符號(hào)位，即溫度的正負(fù)值，“ 1”代表負(fù)值，“ 0”代表正值，后三位顯示溫度值。 頂層原理圖 將所有模塊編譯完成后，將整體原理圖設(shè)置為頂層文件，在 QuartusⅡ 主界面工欄 Tools 下可查看其 RTL 圖。如圖 所示 圖 頂層圖 工程文件中含有三個(gè)“ .v”文件， 是數(shù)碼管顯示功能模塊， 是溫度傳感器的控制模塊， 為頂層模塊，實(shí)例化了前面兩個(gè)模塊，并將采集的溫度值送至數(shù)碼管中進(jìn)行顯示。其中最主要的溫度傳感器的控制模塊 。該 程序 對(duì) DS18B20 進(jìn)行控制 , 而且加入了分頻， 不僅可以簡化程序 , 還可以縮短 1 次溫度轉(zhuǎn)換 所需的時(shí)間 。 這樣的話 , 1 次溫度轉(zhuǎn)換和數(shù)字溫度值輸出循環(huán)所涉及到的控制命令、數(shù)據(jù)交換和所需時(shí)隙如圖 所示。 將文件設(shè)置為頂層文件十分必要，這樣做的目的是為了后面編譯與下載的是整個(gè)工程，而不是某個(gè)模塊，如果不做置頂，將會(huì)出現(xiàn)，管腳設(shè)定時(shí)端口不全，只有部分端口，下載結(jié)果錯(cuò)誤等情況，很多初學(xué)者在做工程時(shí)總會(huì)出現(xiàn)錯(cuò)誤這樣的錯(cuò)誤，所以在剛開始時(shí)要養(yǎng)成良好的習(xí)慣。4 下載調(diào)試 22 4 下載調(diào)試 及實(shí)際測(cè)量 本設(shè)計(jì)所用芯片是 CycloneⅡ系列 EP2C8Q208C8 芯片， EP2C8Q208C8 芯片作為核心處理器進(jìn)行設(shè)計(jì)， CycloneⅡ系 列芯片可以說是目前市場上性價(jià)比最高的芯片，比第一代的 EP1C6 或者 EP1C12 等芯片設(shè)計(jì)、內(nèi)部的邏輯資源上都有很大的改進(jìn)，同時(shí)價(jià)格也可以被廣大客戶接受；所以 選擇下載 FPGA 芯片為EP2C8Q208C8， 將頂層文件仿真完成后進(jìn)行管腳配置， 在菜單 欄 Assignment中選擇 Pins 項(xiàng)設(shè)定引腳，在彈出的窗口中設(shè)置好各個(gè)輸入輸出端與硬件相對(duì)應(yīng)的引腳， 管腳連接如圖 所示， 設(shè)置完成后關(guān)閉窗口 并編譯 完成。 圖 管腳設(shè)定 將 FPGA 的下載數(shù)據(jù)線一端連接 FPGA 電路板，一端接計(jì)算機(jī) USB 口，確認(rèn)計(jì)算機(jī)已與 開發(fā) 板連接好后， 打開開發(fā)板電源開關(guān)， 在 主工作界面 里 單擊Programmer 項(xiàng)，在彈出的窗口中選擇 Hardware Setup， ， 點(diǎn)擊 Start 開始下載運(yùn)行。 運(yùn)行結(jié)果如下圖所示，第一位是正負(fù)符號(hào)位，后面三位是溫度值。晚上在宿舍桌子上面，如 圖 所示，測(cè)得室內(nèi)溫度為 ℃，再將手指放在傳感器上后，如圖 所示，測(cè)得溫度為 ℃，不過稍微有些不穩(wěn)定。 圖 室內(nèi)溫度 圖 手指加上的溫度 5 設(shè)計(jì)遇到的問題及誤差分析 23 5 設(shè)計(jì)遇到的問題及誤差分析 設(shè)計(jì)遇 到的問題及分析 在整個(gè)設(shè)計(jì)中遇到了諸多問題，比如編程錯(cuò)誤、比如下載錯(cuò)誤等等，下面我們對(duì)設(shè)計(jì)中遇到的問題做以總結(jié)和分析。 ，在編程的過程中遇到的問題有很多，在編程時(shí)實(shí)體名和文件名不同，這樣的錯(cuò)誤導(dǎo)致在軟件編譯時(shí)無法完成，所以在編程時(shí)必須注意文件名和實(shí)體名相同：缺少 END 語句，一行編完沒有“；”等類似情況，很多情況下編程時(shí)由于著急或者馬虎，會(huì)忘記這些小細(xì)節(jié)，這些錯(cuò)誤也是由于沒養(yǎng)成良好的習(xí)慣造成的，所以編程需要養(yǎng)成良好的習(xí)慣，要細(xì)心編寫。 ， QuartusⅡ軟件使用起來步驟比較繁瑣，對(duì) 于剛應(yīng)用的人來說很容易漏掉某個(gè)步驟，這個(gè)經(jīng)過反復(fù)使用便可解決。 ，這點(diǎn)也是設(shè)計(jì)的難點(diǎn)，后來經(jīng)過找資料，問同學(xué)，解決了硬件問題，下載調(diào)試時(shí)也會(huì)出現(xiàn)一些問題，由于 FPGA 開發(fā)板用的是 USB Blaster 連接到電腦上，用外接電源上電，所以， USB 線與電源線的連接也有先后順序，應(yīng)先連 USB 線，后接電源，再打開開發(fā)板上的電源開關(guān)，如果順序錯(cuò)亂，可能引起無法實(shí)現(xiàn)功能的后果。 誤差分析 誤差是不可避免的，測(cè)量既有誤差。在整個(gè)系統(tǒng)設(shè)計(jì)中采用溫度傳感器來測(cè)量，所以也有誤差。經(jīng)分析，本設(shè)計(jì)出現(xiàn)誤差有三個(gè)方面 ，一是采用的溫度傳感器，其測(cè)得結(jié)果是外界溫度和傳感器溫度的平均值；二是溫度分布不均勻，三是傳感器本身有一定誤差，通過研究得到其誤差為 177。 ℃。 6 總結(jié) 24 6 總結(jié) 本文利用 FPGA與 DS18B20設(shè)計(jì)并實(shí)現(xiàn)了一種用于檢測(cè)室溫的簡易的數(shù)字溫度測(cè)量儀。在 QuartusⅡ 開發(fā)平臺(tái)上，利用 VHDL 語言完成軟件程序設(shè)計(jì)，并完成硬件電路板設(shè)計(jì)，最后下載驗(yàn)證。 設(shè)計(jì)實(shí)現(xiàn)了基于可編程器件 FPGA，完全利用 VHDL 編程實(shí)現(xiàn)的智能溫度測(cè)量系統(tǒng)，可用于檢測(cè)溫度變化不懸殊，精度要求不是非常高的場合 進(jìn)行單點(diǎn)溫度測(cè)量 ，比如可用于室內(nèi)溫度檢測(cè)、 醫(yī)療 儀器設(shè)備上 等 ， 具有結(jié)構(gòu)簡單、測(cè)量精確性高、使用方便、擴(kuò)展性能好的優(yōu)點(diǎn)。 若對(duì) 電路加以改動(dòng)后還可以對(duì)糧食倉庫、樓宇智能控制、煤礦等場合進(jìn)行多點(diǎn)溫度檢測(cè)，拓展空間大。 經(jīng)過本次設(shè)計(jì)，熟練的掌握了 QuartusⅡ環(huán)境的使用，對(duì) FPGA 器件也有了進(jìn)一步的認(rèn)識(shí)，基本掌握了 VHDL 語言的編程規(guī)范，并且對(duì)于設(shè)計(jì)一個(gè)系統(tǒng)有了較為深刻的印象。 在本次課程設(shè)計(jì)中，我首先要衷心感謝我的指導(dǎo)老師嚴(yán)成華老師！他認(rèn)真、嚴(yán)謹(jǐn)?shù)媒o我們確定了設(shè)計(jì)提綱和進(jìn)度。從開題到找資料，再到初、中期檢查的準(zhǔn)備、論文的撰寫以及設(shè)計(jì)中遇到的其他問題，他都給以了我 悉心的指導(dǎo)。在此次課程設(shè)計(jì)中，還得感謝我的同學(xué)，感謝他在我整個(gè)設(shè)計(jì)過程中給予的幫助！ 致謝 25 致 謝 感謝導(dǎo)師 楊永俠 教授的關(guān)心、指導(dǎo)和教誨。 楊永俠 教授追求真理、獻(xiàn)身科學(xué)、嚴(yán)以律己、寬已待人的崇高品質(zhì)對(duì)學(xué)生將是永遠(yuǎn)的鞭策。 作者在攻讀學(xué)士學(xué)位期間的工作自始至終都是在 楊永俠 教授全面、具體的指導(dǎo)下進(jìn)行的。 楊 老師淵博的學(xué)識(shí)、敏銳的思維、民主而嚴(yán)謹(jǐn)?shù)淖黠L(fēng)，使學(xué)生收益匪淺，終生難忘。 感謝實(shí)驗(yàn)室老師的關(guān)心和幫助。 感謝我的學(xué)友和朋友們對(duì)我的關(guān)心和幫助。 參考文獻(xiàn) 26 參考文獻(xiàn) [1] 蔣鴻宇，王勇，植涌 .由 DS18B20 的多點(diǎn)溫度測(cè)量系統(tǒng) [J].單片機(jī)及嵌入式系統(tǒng)應(yīng)用， 20xx（ 1）： 5961. [2] 趙海蘭，趙祥偉 .智能溫度傳感器 DS18B20 的原理與應(yīng)用 [J].現(xiàn)在電子技術(shù)，20xx（ 4） :3234. [3] 姜君威，齊蓉 .基于 FPGA 和 DS18B20 的多路溫度測(cè)量系統(tǒng) [J].機(jī)電一體化 ,20xx（ 11）， 6769. [4] 王曉娟 ,張海燕 ,梁延興 .基于 DS18B20 的溫度實(shí)時(shí)采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) [J].20xx:3