【導(dǎo)讀】features.devices.240xDSPcontroller.Thehighperformance,10-bitanalog-to-digitalconverter(ADC)hasaminimum. Twoevent-managermodules(EVA,EVB). Enhancedanalog-to-digitalconverter(ADC)

　　

【正文】 器。 EVA 的起始地址是 7400h， EVB 的起始地址是 7500h。本節(jié)以 EVA 為例描述了通用（ GP）定時器、比較單元、捕捉單元以及正交編碼脈沖（ QEP）的功能。 EVB 模塊也有相同的功能，只是模塊 /信號的名 稱不同。 表 1 EVA 與 EVB 的模塊與信號名稱 事件管理器模塊 EVA 模塊 信號 EVB 模塊 信號 通用定時器 Timer 1 Timer 2 T1PWM/T1CMP T2PWM/T2CMP Timer 3 Timer 4 T3PWM/T3CMP T4PWM/T4CMP 比較單元 Compare 1 Compare 2 Compare 3 PWM1/2 PWM3/4 PWM5/6 Compare 4 Compare 5 Compare 6 PWM7/8 PWM9/10 PWM11/12 捕捉單元 Capture 1 Capture 2 Capture 3 CAP1 CAP2 CAP3 Capture 4 Capture 5 Capture 6 CAP4 CAP5 CAP6 QEP QEP1 QEP2 QEP1 QEP2 QEP3 QEP4 QEP3 QEP4 外部輸入 計數(shù)方向 外部時鐘 TDIRA TCLKINA 計數(shù)方向 外部時鐘 TDIRB TCLKINB 畢業(yè)論文 12 畢業(yè)論文 13 通用定時器 每個事件管理模塊包含 2 個通用定時器：定時器 x（對 EVA， x=1 或 2；對 EVB， x=3或 4）包括： ? 一個 16 位定時器、增 減計數(shù)的計數(shù)器 TxCNT，可讀寫 ? 一個 16 位定時器比較寄存器（雙緩沖，帶影子寄存器） TxCMPR，可讀寫 ? 一個 16 位定時器比較寄存器（雙緩沖，帶影子寄存器） TxPR，可讀寫 ? 一個 16 位定時器控制寄存器 TxCON，可讀寫 ? 可選擇的內(nèi)部或外部輸入時鐘 ? 用于內(nèi)部或外部時鐘輸入的可編程的預(yù)定標(biāo)器 ? 控制和中斷邏輯用于四個可屏蔽中斷：下溢、溢出、定時器比較和周期中斷 ? 一個可選擇方向的輸入引腳 (TDIR)（當(dāng)用雙向計數(shù)方式時用來選擇向上或向下計數(shù)） 每個 GP 定時器既可以相互獨立運行，又可以同步工作。與 GP 定時器相關(guān)的比較 寄存器既可用作比較功能，也可用于 PWM 波形的發(fā)生。每個 GP 定時器在加或加減計數(shù)時有三種連續(xù)工作的模式。每個 GP 定時器都擁有可編程預(yù)定標(biāo)的內(nèi)部或外部輸入時鐘。 GP定時器還向事件管理器的子模塊提供時基。 GP 定時器 1 向所有比較單元和 PWM 電路提供時基。GP 定時器 2/1 還向捕捉單元以及正交脈沖計數(shù)操作提供時基。周期寄存器和比較寄存器的雙緩沖允許根據(jù)需要編程修改定時器的周期以及比較 /PWM 的脈寬。 全比較單元 每個事件管理器模塊包含三個全比較單元。這些單元以 GP 定時器 1 作為時基，可產(chǎn)生六路輸出用于比較和可編程死區(qū)電 路的 PWM波形。這六個輸出的狀態(tài)可以獨立配置。比較單元的比較寄存器是雙緩沖的，允許依據(jù)需要編程控制比較 /PWM 的脈沖寬度。 可編程死區(qū)發(fā)生器 死區(qū)發(fā)生器電路包括三個 8 位計數(shù)器和一個 8位比較寄存器，死區(qū)時間間隔（ 0~24 181。s）可根據(jù)需要編程存入比較寄存器以控制三個比較單元的輸出。每個比較單元的死區(qū)發(fā)生器可以獨立的使能或取消。死區(qū)產(chǎn)生電路（不論是否有死區(qū)空間）對每一比較單元產(chǎn)生兩路輸出。通過雙緩沖的 ACTR 寄存器，死區(qū)發(fā)生器的輸出狀態(tài)可根據(jù)需要配置或改變。 PWM 波形發(fā)生器 每個事件管理器可以 同時產(chǎn)生多達(dá) 8 路的 PWM 波形（輸出）：有可編程死區(qū)功能的三個全比較單元產(chǎn)生三對（ 6個輸出）獨立的波形， GP 定時器比較產(chǎn)生兩個獨立的 PWM 波形。 脈寬調(diào)制電路 脈寬調(diào)制電路波形的特征如下： ? 16位寄存器 ? 有從 0到 24181。s 的可編程死區(qū)發(fā)生器控制每一個輸出對 ? 最小死區(qū)寬度為 50ns 畢業(yè)論文 14 ? 依據(jù)需要可以改變 PWM的載波頻率 ? 在每個 PWM 周期內(nèi)或之后可依據(jù)需要改變 PWM 的脈沖寬度 ? 外部可屏蔽的功率驅(qū)動保護(hù)中斷 ? 脈沖形式發(fā)生器電路，用于可編程的對稱、非對稱以及 4 個空間矢量 PWM 波形產(chǎn)生 ? 自動重裝載的比較和周期寄存器使 CPU 的 負(fù)擔(dān)最小 捕捉單元 此單元可采集每個事件或跳變。當(dāng)偵查到輸入引腳 CAPx（對 EVA， x= 2 或 3；對EVB， x= 5 或 6）上有與設(shè)定想通的跳變時， GP定時器 2的計數(shù)值會被存入一個兩級的FIFO 棧中。捕捉單元由三個捕捉電路構(gòu)成。 捕捉單元的特征如下： ? 一個 16位的捕捉控制寄存器 CAPCON（可讀寫） ? 一個 16位的捕捉 FIFO 寄存器 CAPFIFO（ 8 位 MSBs 只讀， 8位 LSBs 只寫） ? 以通用 GP 定時器 2 作為時基 ? 3個 16位兩級深的 FIFO，每個捕捉單元一個 ? 3 個施密特觸發(fā)器（ CAP1/2/3），每個 捕捉單元一個輸入引腳?！舅械妮斎肱c內(nèi)部 CPU 時鐘同步，為了使跳變被捕獲，輸入必需在當(dāng)前電平保持兩個 CPU 時鐘周期。輸入引腳 CAP1/2 和 CAP4/5 也可用作正交編碼脈沖電路的正交編碼脈沖輸入】 ? 用戶可定義的跳變檢測方式（上升沿、下降沿或任意跳變） ? 三個可屏蔽中斷標(biāo)志位，每個捕捉單元一個 增強(qiáng)型模擬 數(shù)字轉(zhuǎn)換（ ADC）模塊 圖 2 是 ADC 模塊的功能框圖。通過一個內(nèi)置抽樣和保持電路， ADC 模塊可進(jìn)行 10 位ADC 變換。此模塊的功能如下： ? 帶內(nèi)置采樣 /保持（ S/H）的 10位模數(shù)轉(zhuǎn)換模塊 ADC ? 轉(zhuǎn)換時間快（采樣 /保 持 +轉(zhuǎn)換），金庸 500ns ? 16個可選擇的模擬輸入通道 ? 自動排序功能。一次可執(zhí)行最多 16個通道的“自動轉(zhuǎn)換”，而且每次要轉(zhuǎn)換的通道都可通過編程選擇 ? 排序器即可當(dāng)作兩個八位的排序器，也可用作一個大的 16 位排序器（例：兩個級聯(lián)的八位排序器） ? 16個結(jié)果寄存器（獨立編址），用以存儲轉(zhuǎn)換結(jié)果 ? 多個觸發(fā)器可以啟動 AD 轉(zhuǎn)換： ? S/W 軟件立即啟動 ? EVA – 事件管理器 A（在事件管理器 A 中有多個事件源可以啟動 AD 轉(zhuǎn)換） 畢業(yè)論文 15 ? EVB – 事件管理器 B（在事件管理器 B 中有多個事件源可以啟動 AD 轉(zhuǎn)換） ? 外部 – ADCSOC 引腳 ? 靈活的中斷控制允許在每一個或每隔一個序列結(jié)束時產(chǎn)生中斷請求 ? 排序器可以工作在啟動 /停止模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換 ? EVA 和 EVB 各自獨立的觸發(fā) SEQ1 和 SEQ2(僅在雙排序模式 ) ? 采樣和保持獲取時間窗口有獨立的預(yù)定標(biāo)機(jī)制 ? 內(nèi)置校驗?zāi)Ｊ? ? 內(nèi)置自測試模式 ’240x 的 ADC 模塊已經(jīng)被加強(qiáng)從而為事件管理器提供了靈活的接口。 ADC 接口圍繞在一個快速的 10 位 ADC模塊旁，總轉(zhuǎn)換時間為 500ns（采樣 /保持 +轉(zhuǎn)換）。 ADC 模塊擁有 16個通道，可配置為兩個獨立的 8 通道模塊以服務(wù)于事件管理器 A和 B。兩個 獨立的 8通道模塊可級聯(lián)為一個 16位的模塊。表 2 為 ’240x ADC 模塊的功能框圖。 兩個 8通道的模塊也可將輸入自動排序為一系列轉(zhuǎn)換。通過模擬輸入選擇器，每個模塊可選擇各自輸入的八個通道。在級聯(lián)模式，可形成一個 16 通道的自動排序器。在每個排序其中，一旦轉(zhuǎn)換結(jié)束，所選擇的通道的轉(zhuǎn)換值將會被存入對應(yīng)的結(jié)果寄存器。自動排序功能允許系統(tǒng)多次轉(zhuǎn)換同一通道，允許用戶執(zhí)行過抽樣法則。這可使傳統(tǒng)的信號抽樣轉(zhuǎn)換結(jié)果得以增強(qiáng)。 圖 2 ＇ 240x ADC 模塊功能框圖