254risc的關鍵技術-資料下載頁
2025-08-23 15:13本頁面
【導讀】為了使指令流水線不斷流，在轉(zhuǎn)移指令之后插入一條。沒有數(shù)據(jù)相關和控制相關的有效指令，而轉(zhuǎn)移指令。采用指令延遲轉(zhuǎn)移技術時，指令序列的調(diào)整由編譯器。自動進行，用戶不必干預。讀采用延遲轉(zhuǎn)移的程序，必須十分小心。因轉(zhuǎn)移指令引起的流水線斷流。無條件轉(zhuǎn)移指令的延遲執(zhí)行。被移動指令在移動過程中與所經(jīng)過的指令之間沒有數(shù)。如果找不到符合上述條件的指令，必須在條件轉(zhuǎn)移指。令后面插入空操作。指令成功的概率明顯下降?？煽紤]采用另一種方法：指令取消技術。否則取消循環(huán)體后面的指令。因為傳送參數(shù)而訪問存儲器的信息量很大。美國加洲大學伯克利分校的FBaskett提出。每個過程使用其中相鄰的三個窗口和一個公共的。目前，ROM的速度低于SRAM. 便于實現(xiàn)復雜指令，便于修改指令系統(tǒng)。以硬聯(lián)邏輯為主來
【正文】 用同一條指令流水線的不同部分來提高處理機的運算速度。 超級流水線又叫做深度流水線，它是提高 cpu速度通常采取的一種技術。 CPU處理指令是通過 Clock來驅(qū)動的，每個 clock完成一級流水線操作。每個周期所做的操作越少，那么需要的時間就越短，時間越短，頻率就可以提得越高。所以超級流水線就是將 cpu處理指令的操作進一步細分，增加流水線級數(shù)來提高頻率。頻率高了，當流水線開足馬力運行時平均每個周期完成一條指令（單發(fā)射情況下），這樣 cpu處理得速度就提高了。 VLIW的主要特點 1. 采用顯式并行指令計算 (EPIC： Explicitly Parallel Instruction Computing)方式。 在 VLIW處理機上運行的程序是一個二維指令矩陣，每一行上的所有操作組成一條超長指令，他們之間沒有數(shù)據(jù)相關、控制相關和功能部件沖突，這些指令可以在 VLIW處理機上同時執(zhí)行 超標量處理機和超流水線處理機通常采用隱式并行指令方式。程序是一維線性的指令序列，每條指令中一般只包含一個操作。 超標量處理機和超流水線處理機的指令級并行度一般為 2左右，通常不超過 4， 目前多數(shù) VLIW處理機的指令級并行度在 4至 8之間，有的已經(jīng)達到幾十。 由于在 VLIW中通過并行編譯器來開發(fā)程序中的指令級并行性，可以在一個循環(huán)、一個函數(shù)、甚至整個程序中尋找指令級并行性，而且，可以采用軟件流水、循環(huán)展開等指令級并行度很高的方法充分開發(fā)程序中的多種并行性 3. 硬件結(jié)構(gòu)規(guī)整、簡單 VLIW處理機主要由很規(guī)則的寄存器、存儲器、運算部件和數(shù)據(jù)通路等組成，不規(guī)則的控制器很簡單，而且，不需要復雜的指令并行調(diào)度窗口及多發(fā)射機制等。 4. 編譯器的實現(xiàn)難度大 VLIW并行編譯器主要依靠指令級并行算法、數(shù)據(jù)相關性分析算法、寄存器分配算法及并行編譯技術等來顯式開發(fā)程序中的指令級并行性，從而提高處理機的運行速度。要研制指令級并行度高的編譯器難度很大。 VLIW處理機 1. 安騰 (Intanium)處理機 Intel公司與 HP公司聯(lián)合研制 在 Intel公司稱為 IA64處理機 安騰 (Intanium)處理機有自己獨立的系統(tǒng)軟件和應用軟件 2. DAISY (Dynamically Architected Instruction Set from Yorktown) 處理機 由 IBM公司研制 采用動態(tài)二進制轉(zhuǎn)換技術實現(xiàn)與 X86處理機兼容 3. Crusoe處理機 由 Transmeta公司研制 已經(jīng)大量應用于筆記本計算機中，一個重要特點是功耗很低。 采用動態(tài)二進制轉(zhuǎn)換技術把 X86通用處理機的程序直接映射到 Crusoe處理機的 VLIW結(jié)構(gòu)中執(zhí)行。 4. 嵌入式、 DSP、 JAVA虛擬機 很多專用處理機采用 VLIW體系結(jié)構(gòu) 本章重點： 1. 浮點數(shù)的表示方法及性質(zhì) 2. 浮點數(shù)的設計方法 3. 浮點數(shù)的舍入方法和警戒位位數(shù)的設置 4. 自定義數(shù)據(jù)表示方法的原理 5. 指令格式的優(yōu)化設計 6. RISC思想 7. RISC關鍵技術 練習題： 2 .2
教學課件相關推薦
鄂ICP備17016276號-1