【導(dǎo)讀】求測試的速度快、實(shí)時性好，具有良好的人機(jī)界面。虛擬儀器正好可以實(shí)現(xiàn)這。在電子實(shí)驗中使用多種儀器，如信號發(fā)生器、萬用表、頻率計、示波。貌，克服傳統(tǒng)測量儀器單一功能的缺點(diǎn)。其虛擬平臺上面的函數(shù)信號發(fā)生器可以產(chǎn)生正弦波、三角波、方。波三種波形，并能夠?qū)崿F(xiàn)波形頻率從1Hz到2MHz可調(diào)，峰峰值從，本設(shè)計利用RS-232串口進(jìn)行數(shù)據(jù)的傳輸，實(shí)現(xiàn)了LabVIEW與FPGA的通信。本設(shè)計旨在找到一個能夠改革教學(xué)實(shí)驗室的有效途徑。

　　

【正文】 a， 頻段的判斷方法與波形選擇模塊相似 ， 可分別用 0～ 6 七個數(shù)字來分別表示 2M～ 2Hz 這七個頻段 ， 則頻率的值為pinlv=205+a*5/(10^n)Khz。 這些數(shù)值轉(zhuǎn)換也在一個 CIN 公式接點(diǎn)內(nèi)完成。 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 25 167。 峰峰值調(diào)節(jié)部分設(shè)計 圖 313 峰峰值部分設(shè)計圖 峰峰值的調(diào)節(jié)是由幅侄調(diào)節(jié)旋鈕完成的 ， 主要功能是調(diào)節(jié)信號的峰峰值大小 ， 峰峰值的調(diào)節(jié)輸出直接送到峰峰值的顯示控件 ， 范圍為 0～ ，步進(jìn)為 。但 其參數(shù)為真實(shí)值的十倍 ， 以 0～ 85 代表 0～ 之間的數(shù)值。 167。 串口發(fā)送部分設(shè)計 串口的發(fā)送是很重要的一部分 ， 主要功能是完成把波形指令發(fā)送到串口上。在此 ， 串口采用的是 LabVIEW 自帶的串口發(fā)送模塊 VISA， 可以很方便的調(diào)用。 圖 314 串口配置與發(fā)送設(shè)計圖 首先要先調(diào)用一個 VISA 配置 VI， 此 VI 的功能是完成串口的配置 ， 如波特率 ， 數(shù)據(jù)位數(shù) ， 有無奇偶校驗等 ， 在這里設(shè)置的是波特率為 9375， 一位起始位 ， 八位數(shù)據(jù)位 ， 一位停止位 ， 無奇偶校驗 ， 無握手協(xié)議。其次 ，調(diào)用一 VISA 寫入 VI， 此 VI是將連接 好的一包數(shù)據(jù)按指定格式 ， 速率發(fā)送的串口上。最后 ， 調(diào)用 VISA 關(guān)閉 VI， 關(guān)閉串口。 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 26 167。 頻率計程序框圖的設(shè)計 圖 3－ 15 是與圖 3－ 6 對應(yīng)的程序框圖?？梢钥吹匠绦蚩驁D中包括了前面板上的開關(guān) ，按 鈕 ， 指示燈和數(shù)值顯示等控件的連線端子 ， 還有一些 CIN節(jié)點(diǎn) ， if循環(huán)結(jié)構(gòu)及程序的循環(huán)結(jié)構(gòu)。整個程序框圖設(shè)置了一個 While Loop 循環(huán) ， 使它持續(xù)工作下去。由電源開關(guān)控制這一循環(huán)的結(jié)束。 整個程序主要有以下幾個模塊： 發(fā)送數(shù)據(jù) 類型 控制 模塊；串口發(fā)送模塊設(shè)計 ；串口接收模塊；顯示模塊 。 167。 程序框圖 下圖 3－ 15 即是 LabVIEW 部分的 頻率計的 設(shè)計程序 ， 圖 315 頻率計的 程序框圖 167。 發(fā)送數(shù)據(jù) 類型 控制 部分設(shè)計 發(fā)送數(shù)據(jù)類型控制 模塊的主要功能是得到 控制 參數(shù)當(dāng)前面板中的 占空比 控件按下時 ， 參數(shù) s 為 1，控制 控件按下 并且檔位控件關(guān)閉 時參數(shù) g 為 1，控制 控件 和檔位控件都沒有 按下時參數(shù) d 為 1。 發(fā)送數(shù)據(jù)類型控制 模塊的主要功能是得到 控制 參數(shù)當(dāng)前面板中的 占空比 控件按下時 ， 參數(shù) s 為 1，河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 27 控制 控件按下 并且檔位控件關(guān)閉 時參數(shù) g 為 1，控制 控件 和檔位控件都沒有 按下時參數(shù) d 為 1。 圖 316 發(fā)送數(shù)據(jù)類型控制 設(shè)計圖 首先 ， 由于 控制 ， 檔位 ， 占空 比 都是輸入控件 ， 在程序框圖中相當(dāng)于普通編程語言的輸入?yún)?shù) ， 只有輸出端子 ， 沒有輸入端子 ， 且輸出值為布爾量 ， 通過布爾轉(zhuǎn)（ 0， 1） VI， 可以把輸出值轉(zhuǎn)換為 0 或 1， 分別送到一CIN 節(jié)點(diǎn) ， 對其編程如圖 占空比 輸入量設(shè)為 a； 控制 輸入量設(shè)為 c； 檔位 輸入量設(shè)為 b； 輸出為 s； d； g。 CIN 節(jié)點(diǎn)功能就是當(dāng) a=1 時 ， 輸出 s＝1， 表示 接收占空比 ；當(dāng) a=0 時 ， 輸出 s=0， 表示 接收頻率 ；當(dāng) c=0 且 b＝ 0時 ， 輸出 d=1， 表示 接收低 8 位； 當(dāng) c=1 且 b＝ 0 時 ， 輸出 g=1， 表示 接收高 8 位 。 之后把 s； g； d 的值 分別 送至一數(shù)值轉(zhuǎn)十進(jìn)制字 符 VI， 并 打包發(fā)送。 CIN 節(jié)點(diǎn)程序如下： if(a==1) s=1； else if(a==0) s=0； else if(c==0 amp。amp。 b==0) {d=1； g=0； }； if(c==1 amp。amp。 b==0) {d=0； g=1； }； 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 28 167。 串口發(fā)送部分設(shè)計 串口的發(fā)送是很重要的一部分 ， 主要功能是完成把 控制 指令發(fā)送到串口上。在此 ， 串口采用的是 LabVIEW 自帶的串口發(fā)送模塊 VISA， 可以很方便的調(diào)用。 圖 317 串口配置與發(fā)送設(shè)計圖 首先要先調(diào)用一個 VISA 配置 VI， 此 VI 的功能是完成串口的配 置 ， 如波特率 ， 數(shù)據(jù)位數(shù) ， 有無奇偶校驗等 ， 在這里設(shè)置的是波特率為 9600， 一位起始位 ， 八位數(shù)據(jù)位 ， 一位停止位 ， 無奇偶校驗 ， 無握手協(xié)議。其次 ，調(diào)用一 VISA 寫入 VI， 此 VI是將連接好的一包數(shù)據(jù)按指定格式 ， 速率發(fā)送的串口上。最后 ， 調(diào)用 VISA 關(guān)閉 VI， 關(guān)閉串口。 167。 串口 接收 部分設(shè)計 串口的 接收 是很重要的一部分 ， 主要功能是完成把 串口中的指令讀出 。在此 ， 串口采用的是 LabVIEW 自帶的串口 接收 模塊 VISA， 可以很方便的調(diào)用。 圖 318 串口 接收 設(shè)計圖 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 29 首先要先調(diào)用一個 VISA 讀 VI， 此 VI 的功能是完成 讀 串 口的 數(shù)據(jù) ， 最后 ， 調(diào)用 VISA 關(guān)閉 VI， 關(guān)閉串口。 167。 顯示部分設(shè)計 圖 319 顯示 設(shè)計圖 顯示部分是很重要的，當(dāng) 接收低 8 位的信號 d 為 1 時，將串口的信息存入一寄存器中；當(dāng)接收高 8 位的信號 g 為 1 時，將串口的信息存入另一寄存器中。將接收到的高 8 位數(shù)值乘以 100 加上低 8 位的數(shù)值傳給頻率顯示。當(dāng)占空比控件按下時，將接收到的低 8 位數(shù)值傳給占空比顯示控件。 167。 設(shè)計中用到的主要 VI 在 LabVIEW 軟件設(shè)計中用到的幾個主要的 VI與結(jié)構(gòu) 有： 1. CIN 節(jié)點(diǎn) ： 圖 320 CIN 節(jié)點(diǎn) 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 30 CIN（ Code Interface Node）節(jié)點(diǎn)是 LabVIEW 中用來調(diào)用 C/C++代碼的功能節(jié)點(diǎn) ， 它提供了函數(shù)入口 ， 可以根據(jù)用戶提供的輸入輸出自動生成函數(shù)入口代碼 ， 從而使用戶關(guān)注代碼的功能而不為函數(shù)聲明、定義等語句費(fèi)心。由于 LabVIEW 數(shù)據(jù)存儲格式遵循 C 語言中的數(shù)據(jù)格式 ， 并且完全相同 ，所以擁護(hù)可以向 CIN 傳遞任何復(fù)合的數(shù)據(jù)結(jié)構(gòu)。在本設(shè)計中 CIN 主要完成一些復(fù)雜的邏輯運(yùn)算 [14]。 2. Case 結(jié)構(gòu) 圖 324 Case 結(jié)構(gòu) 當(dāng)某種條件得到滿足時或得不到滿足時執(zhí)行某段特定程序的程序 ， 也就是當(dāng)某個布爾值為真或假時執(zhí)行特定的程 序就是 if?? else??語句的功能。 Case 結(jié)構(gòu)的輸入端子默認(rèn)就是布爾輸入 ， 因此不需要任何改動。只需要把當(dāng)作條件的布爾值與輸入端子連接即可 [15]。在本設(shè)計中此結(jié)構(gòu)用于數(shù)據(jù)變化為真時發(fā)送數(shù)據(jù)。 事件結(jié)構(gòu)必須放在 While 循環(huán)中，否則沒有意義，因為當(dāng)一個事件完成后，程序需要去等下一個事件的發(fā)生。在本設(shè)計中通過對事件結(jié)構(gòu)的運(yùn)用來實(shí)現(xiàn)前面板上各個按鈕的互斥，以達(dá)到在運(yùn)行時頻段選擇與波形選擇中只有一個按鈕按下的效果 [16]。 圖 328 事件結(jié)構(gòu) 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 31 第 4章 下位機(jī)設(shè)計 167。 FPGA 軟件 中主模塊的 設(shè)計思 想 167。 主模塊的軟件設(shè)計原理總圖 以下圖 41 是 FPGA 軟件 中主模塊的 總原理框圖 L o c a t i o n P IN _ 2 8O p t i o n V a l u eV C Cc lk I N P U TL o c a t i o n P IN _ 2 2 2O p t i o n V a l u eV C Crx I N P U TL o c a t i o n P IN _ 2 3 4O p t i o n V a l u eV C Cre s e t l I N P U TL o c a t i o n P IN _ 2 9O p t i o n V a l u eV C Cm 12 I N P U TL o c a t i o n P IN _ 1 5 2O p t i o n V a l u eV C Cc lk 3 2k I N P U TL o c a t i o n P IN _ 1 5 3O p t i o n V a l u eV C Cc lk 1 h I N P U TL o c a t i o n P IN _ 2 0 8L o c a t i o n P IN _ 2 0 7L o c a t i o n P IN _ 2 2 8L o c a t i o n P IN _ 1 9 4L o c a t i o n P IN _ 2 2 7L o c a t i o n P IN _ 1 9 3L o c a t i o n P IN _ 2 1 4L o c a t i o n P IN _ 2 1 3O p t i o n V a l u eV C Cad[ 7. . 0] I N P U TL o c a t i o n P IN _ 2 1 9O p t i o n V a l u etxdO U T P U TL o c a t i o n P IN _ 2 1L o c a t i o n P IN _ 4 1L o c a t i o n P IN _ 1 2 8L o c a t i o n P IN _ 1 3 2L o c a t i o n P IN _ 1 3 3L o c a t i o n P IN _ 1 3 4L o c a t i o n P IN _ 1 3 5L o c a t i o n P IN _ 1 3 6O p t i o n V a l u edout [ 7. . 0]O U T P U TL o c a t i o n P IN _ 1 4 4O p t i o n V a l u ead c lkO U T P U Tc l kc l k 3 2 kc l k 1 hr e s e t la d [ 7 . . 0 ]r x dt x dp l j zin s tc lkrxs ig1q[ 7. . 0]rx d3ins t 4r s rm 1 2end o u t [ 7 . . 0 ]z o n gins t 2X T A L _ C L K 12020000B A U D 9600C L K _ D IV _ c o e f 39cw 11P a r a m e t e r V a l u ec lkres et Lbc lku_baudins t 5din[ 7. . 0]r_read yx inhaopinlvs hiboc hangezins t 6r s tc l kd [ 7 . . 0 ]a d c kt x dSBQins t 1t x dpt x dspi nl vs hi botxdx ua nz ein s t 3 圖 41 FPGA 設(shè)計 中主模塊的 原理框圖 167。 FPGA 軟件 中主模塊的 設(shè)計原理 流程圖如 圖 42： 圖 42 主模塊的 硬件程序設(shè)計流程圖 串行數(shù)據(jù) 串口接收 串口轉(zhuǎn)換 控制參數(shù) 分頻 器件選擇 CLK 河南科技大學(xué)畢業(yè)設(shè)計 (論文 ) 32 FPGA 的軟件設(shè)計數(shù)據(jù)的來源是串口由 LabVIEW 發(fā)送來的 控制 參數(shù) ， 首先做一串口的接收程序 ， 并把接收到的數(shù)據(jù)轉(zhuǎn)換成 控制 數(shù)據(jù) ， 在這里每一控制 數(shù)據(jù)為 1 個字節(jié) ， 即 1 個 8 位二進(jìn)制數(shù)。每當(dāng)從串口接收到 1 個字節(jié) ，就相當(dāng)于收到了一組新的 控制 指令 。把這些 控制 指令解碼后 ，控制 類型參數(shù)送到一個 器件選擇 模塊（ 3 選 1 模塊） ， 以選擇想要 工作的器件。 這就是FPGA 部分 主模塊 的設(shè)計思想。 167。 FPGA 軟件 中函數(shù)信號發(fā)生器的 設(shè)計思想 167。 函數(shù)信號發(fā)生器的 軟件設(shè)計原理總圖 以下圖 43 是 FPGA 部分軟件 函數(shù)信號發(fā)生器 原理框圖 L o c a t i o n P IN _ 2 2 2O p t i o n V a l u eV C Cr s r I N P U TL o c a ti o n P I N _ 2 8O p t io n V a lu eV C Cm 12 I N P U TL o c a t i o n P IN _ 2 3 3O p t i o n V a l u eV C Cen I N P U TL o c a t i o n P IN _ 2 1L o c a t i o n P IN _ 4 1L o c a t i o n P IN _ 1 2