2進(jìn)制-10進(jìn)制bcd碼數(shù)碼轉(zhuǎn)換器設(shè)計(jì)-資料下載頁(yè)
2025-08-20 19:10本頁(yè)面
【導(dǎo)讀】BCD碼亦稱二進(jìn)碼十進(jìn)數(shù)或二-十進(jìn)制代碼。用4位二進(jìn)制數(shù)來(lái)表示1位十進(jìn)制數(shù)中的0~9這10個(gè)數(shù)碼。BCD碼這種編碼形式利用了四個(gè)位元來(lái)儲(chǔ)存一個(gè)十進(jìn)制的數(shù)碼，使二進(jìn)制和十進(jìn)制之間的轉(zhuǎn)換得以快捷的進(jìn)行。本文就是在quartus軟件環(huán)境下利用VHDL語(yǔ)言將輸入的八位二進(jìn)制轉(zhuǎn)換為BCD十進(jìn)制數(shù)并且在數(shù)碼管中顯示出來(lái)。這種編碼技巧，最常用于會(huì)計(jì)系統(tǒng)的設(shè)計(jì)里，因?yàn)闀?huì)計(jì)制度經(jīng)常需要對(duì)很長(zhǎng)的數(shù)字串作準(zhǔn)確的計(jì)算。相對(duì)于一般的浮點(diǎn)式記數(shù)法，采用BCD碼，既可保存數(shù)值的精確度，又可免卻使電腦作浮點(diǎn)運(yùn)算時(shí)所耗費(fèi)的時(shí)間。此外，對(duì)于其他需要高精確度的計(jì)算，BCD編碼亦很常用。
【正文】 when sel=1 else 11111011when sel=2 else 11111111。 END a。整個(gè)設(shè)計(jì)完成。4整體設(shè)計(jì)電路圖與仿真結(jié)果分析在quartus環(huán)境下把以上各個(gè)環(huán)節(jié)連成一個(gè)完整的電路，并且進(jìn)行仿真試驗(yàn)，整個(gè)電路的電路原理圖如圖41所示：圖41 電路原理圖電路經(jīng)編譯后沒(méi)問(wèn)題然后進(jìn)行仿真，在“Name”標(biāo)簽區(qū)內(nèi)雙擊鼠標(biāo)左鍵，彈出添加節(jié)點(diǎn)的對(duì)話框，把要顯示的仿真的節(jié)點(diǎn)添加到標(biāo)簽區(qū)內(nèi)仿真結(jié)果如圖42所示：圖42仿真結(jié)果圖 對(duì)于仿真出來(lái)的波形，前七位為輸出的十進(jìn)制數(shù)，當(dāng)輸入二進(jìn)制數(shù)時(shí)這個(gè)輸出口都能輸出正確的十進(jìn)制數(shù)，中間八位是輸入的二進(jìn)制數(shù)，最后八位是正在顯示的數(shù)的位，輸入為00000010，即十進(jìn)制的2，此時(shí)個(gè)位應(yīng)該輸出2，用七段數(shù)碼管表示即是1101101，輸出完全正確，由此可見(jiàn)，仿真結(jié)果正確，整個(gè)電路完成。5小結(jié)與體會(huì)經(jīng)過(guò)一個(gè)星期的努力終于把整個(gè)課程設(shè)計(jì)給全部完成了，途中經(jīng)歷了各種艱辛，也出現(xiàn)了各種錯(cuò)誤，在自己的努力和同學(xué)的幫助下也一一克服，更加明白了一個(gè)道理，那就是要想做好一件事情，必須真正的付出才行。本次課程設(shè)計(jì)主要用到了quartus這個(gè)軟件，以前基本上沒(méi)有接觸過(guò)這個(gè)軟件，所以剛開(kāi)始用的時(shí)候發(fā)現(xiàn)簡(jiǎn)直就是一個(gè)全新的東西，后來(lái)查閱了各種參考書，在網(wǎng)上也是查閱了各種資料然后才對(duì)quartus有了初步的認(rèn)識(shí)，但是用起來(lái)還是手生的很，但是我知道這也沒(méi)辦法，其實(shí)也是對(duì)我自己接受新事物的一種鍛煉，當(dāng)我不停的使用這個(gè)軟件時(shí)，才越來(lái)越發(fā)現(xiàn)這個(gè)軟件的強(qiáng)大之處，不僅僅能通過(guò)編程實(shí)現(xiàn)各種功能，還有各種芯片可供仿真時(shí)使用，對(duì)一些芯片進(jìn)行編程就可以實(shí)現(xiàn)其功能，然后進(jìn)行仿真，就可以看到實(shí)際的效果，如果不行可以進(jìn)行調(diào)試，然后再仿真直到成功為止，這樣變可以節(jié)省成本，對(duì)實(shí)際的設(shè)計(jì)制作起著參考作用，如果實(shí)際制作東西的時(shí)候發(fā)現(xiàn)有錯(cuò)誤整個(gè)電路就都浪費(fèi)了，這樣會(huì)對(duì)資源造成大量的浪費(fèi)，而有了quartus這個(gè)軟件就可以避免這個(gè)問(wèn)題，把一些實(shí)驗(yàn)性的東西在電腦端實(shí)現(xiàn)，直到實(shí)驗(yàn)成功才去實(shí)際操作，節(jié)約成本的同時(shí)也節(jié)約了時(shí)間，總得來(lái)說(shuō)，quartus對(duì)我們電路的實(shí)際設(shè)計(jì)和生產(chǎn)提供了很大的幫助，以后我要盡量多利用這個(gè)軟件，爭(zhēng)取熟練掌握它，為以后的工作提供便利。剛拿到本次課程設(shè)計(jì)的題目時(shí)，感覺(jué)應(yīng)該挺簡(jiǎn)單的，2—10進(jìn)制的轉(zhuǎn)化應(yīng)該用一些芯片就可以解決了，但是當(dāng)我真正的深入進(jìn)去做的時(shí)候發(fā)現(xiàn)還是有很大的問(wèn)題的，在quartus環(huán)境下一些芯片并沒(méi)有那么好實(shí)現(xiàn)，只能每個(gè)過(guò)程每個(gè)過(guò)程的進(jìn)行編程，在此又遇到另一個(gè)問(wèn)題那就是在quartus環(huán)境下只有兩種語(yǔ)言可以使用，即verilog和VHDL，但是這兩種語(yǔ)言對(duì)我來(lái)說(shuō)也是全新的，以前從來(lái)沒(méi)有用到過(guò)的語(yǔ)言，所以又得從新學(xué)起，又是各種資料滿天飛，經(jīng)過(guò)一段時(shí)間之后也算終于初步了解了這門語(yǔ)言，雖然編程起來(lái)還是會(huì)有困難，但是總也算磕磕絆絆的編了出來(lái)，當(dāng)我把所有的程序都編完的時(shí)候心里非常高興，以為終于可以告一段落了，但是后來(lái)編譯的時(shí)候發(fā)現(xiàn)還是有很多錯(cuò)誤，然后又經(jīng)歷了漫長(zhǎng)而且痛苦的改程序的過(guò)程，在不知道改了多少次之后程序終于算是改正確了，然后編譯完成，程序完全正確，心里的石頭終于算是落下來(lái)了，當(dāng)時(shí)的心情真是相當(dāng)舒暢，說(shuō)明經(jīng)過(guò)自己的努力后完成的事情還是很值得驕傲的。本次課程設(shè)計(jì)過(guò)程中也是遇到了各種各樣的困難，編程時(shí)遇到困難，仿真時(shí)遇到困難，也出現(xiàn)了各種各樣的錯(cuò)誤，這些困難靠自己解決實(shí)在是很有難度，所以我就不停的查資料問(wèn)同學(xué)，班里也有幾個(gè)對(duì)這個(gè)軟件比較熟悉的同學(xué)，在他們的幫助下困難都給解決了，在此，也感謝幫助過(guò)我的同學(xué)，我也深刻的理解到同學(xué)之間互相幫助的重要性，團(tuán)隊(duì)合作的重要性。在課程設(shè)計(jì)過(guò)程中，很多次都想著放棄，直接在網(wǎng)上找個(gè)抄得了，但是最后都沒(méi)有讓自己放縱，事實(shí)證明最終也作出來(lái)了，這讓我對(duì)以后人生的路也更加有信心了，讓我明白了沒(méi)有什么事情是做不成的，只要自己肯努力什么事情都能做的成，什么事情都能完滿的完成總的來(lái)說(shuō)，這次課程設(shè)計(jì)對(duì)我的幫助是相當(dāng)大的，不僅僅是在知識(shí)上和技術(shù)上，在思想層面也是一種提升，希望學(xué)校以后多開(kāi)展類似的活動(dòng)，讓同學(xué)們多一些鍛煉，而不是僅僅停留在紙面上。參考文獻(xiàn)[1]伍時(shí)和.《數(shù)字電子技術(shù)基礎(chǔ)》.[2]譚會(huì)生、張昌凡.《EDA技術(shù)及應(yīng)用》.[3]康華光.《電子技術(shù)基礎(chǔ)數(shù)字部分》.[4]王冠、黃熙.《verilogHDL與數(shù)字電路設(shè)計(jì)》.[5]張睿、趙艷華.《基于quartus的FPGA/CPLD的設(shè)計(jì)與應(yīng)用》.1
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1