【導讀】長沙鑫三知科教設備有限公司。電子技術綜合實驗箱使用說明書。電子技術綜合實驗箱是由長沙鑫三知科教設備有限公司研發(fā)的，以單片機與FPGA為。核心的綜合實驗系統(tǒng)。主要適用于各高校參加全國大學電子競賽的賽前輔導，以及本科生的。單片機與FPGA的入門級教學，同時該實驗系統(tǒng)也可作為研究生、中小企業(yè)的電子工程師。等使用者的開發(fā)平臺和輔助培訓工具。圖或方程式，結合Xilinx集成開發(fā)環(huán)境開發(fā)FPGA的應用，使用C語言或匯編語言開發(fā)單?！?.支持JTAG、SlaveSerial、SelectMAP等多種加載模式?！?.支持FPGAEEPROM配置，EEPROM芯片為XCF02S. ★5.內(nèi)置50MHZ晶振，滿足高速設計要求?！?.以STC89c58RD+為核心的單片機最小系統(tǒng)?！?.支持標準RS232串行接口。★9.PS2鍵盤接口、PS2鼠標接口，支持3D、4D滾輪鼠標?！?0.VGA監(jiān)視器接口，支持800×600、1600×1200或自定義分辨率?！?1.12864點陣LCD顯示（可選）?！?2.大容量高速SRAM模塊，容量128KB. ★13.直接數(shù)字合成DDS模塊?！?4.語音處理模塊

　　

【正文】 AD 按圖 接短接帽 (圖標 代表短接帽連接的位置 )， 調(diào)節(jié)電位器 W2 ， 數(shù)碼管顯示 AD 所測的電壓。如果沒有顯示，則檢查 AD/DA選擇跳針是否連接到了 AD 選擇端。有問題請將 JP3 選擇 。問題存在請換 TLC549 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 36 圖 六、 簡明教程 本教程以跑馬燈實驗為例簡要介紹 的使用方法。本實驗利用 FPGA 產(chǎn)生變化的 8 位數(shù)據(jù)傳給單片機，單片機將接收到的數(shù)據(jù)直接顯示在發(fā)光二極管上來演示跑馬燈的變化。系統(tǒng)設計時，控制發(fā)光二極管的引腳與其他引腳復用，具體電路如圖 所示，應注意對應引腳輸出為 0 時，發(fā)光二極管才被點亮。 實驗步驟 1． 單擊“開始 程序 Xilinx Project Navigator”，進入 ISE 軟件。 2． 選擇 FileNew Project?，出現(xiàn)如圖 所示的窗口。我們先選擇工程存放的路徑，然后輸入工程名稱。系統(tǒng)自動為每一個工程設定一個目錄，目錄名為工程名。再選擇頂層模塊類型為 HDL。 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 37 圖 3． 單擊“下一步”，出現(xiàn)如圖 所示的窗口，在該窗口中來選擇設計實現(xiàn)時所用的器件。在這里的選擇與目標板上的 FPGA必須一致，否則生成的下載文件無法配置到 FPGA中。此處若選擇錯了，可以在后面隨時修改這些設置。其中 DeviceFamily 表示目標器件的類型； Device 表示目標器件的具體型號； Package 表示器件的封裝； SpeedGrade 表示器件的速度等級。電子技術綜合實驗箱所采用的器件為 Spantan 40萬門、封裝為 PQ20速度等級為 4 的 FPGA，因此選擇器件 Spartan3， xc3s400， PQ208， 4。 圖 4． 因為這里我們重新編寫 Verilog源代碼，而不是使用以前設計好的源代碼，故再單擊“下一步”，“下一步”，單擊“完成”，工程創(chuàng)建完畢。 5． 這時的界面如圖 所示，這里需要關注的是界面左上角出現(xiàn)的小框為源文件的管理窗口，在其下面的窗口為我們選擇不同的源文件時其所有可能操作的顯示窗口；右半部分窗口為我們設計輸入代碼的窗口；下面的窗口為編譯等信息的顯示窗口。我們可以在輸入不同文件后選中不同的文件，看看進程窗口中的變化。這樣，新建了一個工程，下一步就要在工程中輸入一些設計文件來實 現(xiàn)我們的設計。 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 38 圖 6． 選擇 ProjectNew Source；（或在 Sources in Project 窗口中單擊鼠標右鍵選擇“ New Source?”）出現(xiàn)如圖 所示的窗口；選擇 Verilog Module（ Verilog模塊）作為新建源文件的類型；在文件名中鍵入“ LED_pmd”。 圖 7． 單擊“下一步”；“下一步”；單擊“完成”，完成這個新源程序的創(chuàng)建。新源程序文件 將會顯示在 HDL 編輯窗口中，如圖 所示。 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 39 圖 6． 輸入源文件內(nèi)容如下： module LED_pmd (clk， ledkey_d)； input clk； output [7:0] ledkey_d； reg [7:0] ledkey_d； reg [28:0] count； wire [2:0] fclk； wire [2:0] mode； reg [7:0] led0， led1， led2， led3， led4， led5， led6， led7； assign fclk[2:0] = count[25:23]； assign mode[2:0] = count[28:26]； always @(posedge clk) begin count = count + 1； end always @(fclk) //mode0 begin case(fclk) 339。b000: led0 = 839。b11111110； 339。b001: led0 = 839。b11111101； 339。b010: led0 = 839。b11111011； 339。b011: led0 = 839。b11110111； 339。b100: led0 = 839。b11101111； 339。b101: led0 = 839。b11011111； 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 40 339。b110: led0 = 839。b10111111； 339。b111: led0 = 839。b01111111； endcase end always @(fclk) //mode1 begin case(fclk) 339。b000: led1 = 839。b01111111； 339。b001: led1 = 839。b10111111； 339。b010: led1 = 839。b11011111； 339。b011: led1 = 839。b11101111； 339。b100: led1 = 839。b11110111； 339。b101: led1 = 839。b11111011； 339。b110: led1 = 839。b11111101； 339。b111: led1 = 839。b11111110； endcase end always @(fclk) //mode2 begin case(fclk) 339。b000: led2 = 839。b01111110； 339。b001: led2 = 839。b10111101； 339。b010: led2 = 839。b11011011； 339。b011: led2 = 839。b11100111； 339。b100: led2 = 839。b11100111； 339。b101: led2 = 839。b11011011； 339。b110: led2 = 839。b10111101； 339。b111: led2 = 839。b01111110； endcase end always @(fclk) //mode3 begin case(fclk) 339。b000: led3 = 839。b11111110； 339。b001: led3 = 839。b11111100； 339。b010: led3 = 839。b11111000； 339。b011: led3 = 839。b11110000； 339。b100: led3 = 839。b11100000； 339。b101: led3 = 839。b11000000； 339。b110: led3 = 839。b10000000； 339。b111: led3 = 839。b00000000； 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 41 endcase end always @(fclk) //mode4 begin case(fclk) 339。b000: led4 = 839。b01111111； 339。b001: led4 = 839。b00111111； 339。b010: led4 = 839。b00011111； 339。b011: led4 = 839。b00001111； 339。b100: led4 = 839。b00000111； 339。b101: led4 = 839。b00000011； 339。b110: led4 = 839。b00000001； 339。b111: led4 = 839。b00000000； endcase end always @(fclk) //mode5 begin case(fclk) 339。b000: led5 = 839。b00000000； 339。b001: led5 = 839。b11111111； 339。b010: led5 = 839。b00000000； 339。b011: led5 = 839。b11111111； 339。b100: led5 = 839。b00000000； 339。b101: led5 = 839。b11111111； 339。b110: led5 = 839。b00000000； 339。b111: led5 = 839。b11111111； endcase end always @(fclk) //mode6 begin case(fclk) 339。b000: led6 = 839。b01010101； 339。b001: led6 = 839。b10101010； 339。b010: led6 = 839。b01010101； 339。b011: led6 = 839。b10101010； 339。b100: led6 = 839。b01010101； 339。b101: led6 = 839。b10101010； 339。b110: led6 = 839。b01010101； 339。b111: led6 = 839。b10101010； endcase end 電子技術綜合實驗箱 長沙鑫三知科教設備有限公司 42 always @(fclk) //mode7 begin case(fclk) 339。b000: led7 = 839。b11111100； 339。b001: led7 = 839。b11111001； 339。b010: led7 = 839。b11110011； 339。b011: led7 = 839。b11100111； 339。b100: led7 = 839。b11001111； 339。b101: led7 = 839。b10011111； 339。b110: led7 = 839。b00111111； 339。b111: led7 = 839。b01111110； endcase end always @(mode) begin case(mode) 339。b000: ledkey_d = led0； 339。b001: ledkey_d = led1； 339。b010: ledkey_d = led2； 339。b011: ledkey_d = led3； 339。b100: ledkey_d = led4； 339。b101: ledkey_d = led5； 339。b110: ledkey_d = led6； 339。b111: ledkey_d = led7； endcase end endmodule 9． 點擊保存所有文件，下面開始編譯一下看有沒有錯誤，我們在 Sources in Project:窗口中選中 LED_pmd()，在 Processes for Source。“ LED_pmd”窗口中雙擊 Synthesize– XST，如果編譯沒有問題，我們繼續(xù)往下進行設計。 10． 為設計添加約束文件，約束文件的作用是把設 計中的外部端口與目標板上具體的芯片引腳對應起來，我們點擊 ProjectNew Source?，會出現(xiàn)一個新建源文件的窗口，我們選擇新建文件類型為 Implementation Constraints File，文件名為 LED_pmd_ucf，在 Add to Project前打勾，表示將該文件添加到工程中，點擊下一步，選中與“ LED_pmd”關聯(lián)，直接點擊下一步，這時候出現(xiàn)剛剛新建的文件的一些信息，我們點擊完成。 11 ． 在 Sources in Project:窗口中選中 ，在 Processes for Source:“ ”窗口中點擊 User Constraints 前面的加號以展開它，再雙擊下面的EditConstraints（ Text） ， 這時候會出現(xiàn)以文本方式來編譯約束文件的窗口，我們在其中輸入如下內(nèi)容： NET clk LOC = p76 ； NET ledkey_d0 LOC = p101 ； 電子技術綜合實驗箱 長沙鑫三知科教設備有限