【正文】 。b11111101； 339。 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 39 圖 6． 輸入源文件內(nèi)容如下： module LED_pmd (clk， ledkey_d)； input clk； output [7:0] ledkey_d； reg [7:0] ledkey_d； reg [28:0] count； wire [2:0] fclk； wire [2:0] mode； reg [7:0] led0， led1， led2， led3， led4， led5， led6， led7； assign fclk[2:0] = count[25:23]； assign mode[2:0] = count[28:26]； always (posedge clk) begin count = count + 1； end always (fclk) //mode0 begin case(fclk) 339。這樣，新建了一個(gè)工程，下一步就要在工程中輸入一些設(shè)計(jì)文件來實(shí) 現(xiàn)我們的設(shè)計(jì)。電子技術(shù)綜合實(shí)驗(yàn)箱所采用的器件為 Spantan 40萬門、封裝為 PQ20速度等級(jí)為 4 的 FPGA，因此選擇器件 Spartan3， xc3s400， PQ208， 4。 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 37 圖 3． 單擊“下一步”，出現(xiàn)如圖 所示的窗口，在該窗口中來選擇設(shè)計(jì)實(shí)現(xiàn)時(shí)所用的器件。 2． 選擇 FileNew Project?，出現(xiàn)如圖 所示的窗口。問題存在請換 TLC549 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 36 圖 六、 簡明教程 本教程以跑馬燈實(shí)驗(yàn)為例簡要介紹 的使用方法。 如果數(shù)碼管顯示為 0 則 RAM 的全部單元都是好的，如果有數(shù)值則代表損壞單元數(shù)量， RAM 仍然可以使用，但是一定要注意在編寫用戶程序使用外部數(shù)據(jù)存儲(chǔ)器時(shí)，一定要先編寫一段測試程序保證開辟的存儲(chǔ)空間內(nèi)無損壞單元。如果在按 下第一行 (第二行 )按鍵時(shí)某一個(gè)按鍵無反應(yīng)，請按與其在同一列的第三 行 (第四行 )按鍵如果有反 應(yīng)說明第一 行 (第二行 )的按鍵有問題請進(jìn)行更換，如果第一行 (第二行 )與第三行 (第四行 )的情況相反說明第三 行的按鍵有問題請進(jìn)行更換，如果同一列的兩個(gè)按鍵均無反應(yīng)請更換 U13。如可以下載說明 串口 線有問題 . 單片機(jī) 如果可以進(jìn)行程序下載，并且在下載完程序后在未按任何按鍵以前數(shù)碼管顯示全部為 0電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 35 或液晶有相應(yīng)內(nèi)容顯示，說明單片機(jī)沒有問題。用戶可以根 據(jù)自己的需要修改三者的邏輯表達(dá)式，只要保證不與 LED_CS、 KEY_CS、 LCD_L_CS、 LCD_R_CS、 LCD_E 和片外 RAM 地址沖突即可。R D))； OUT3_CS=(A≥ 0xC8)amp。(!(WRamp。(!R D)) LCD_E=(A≥ 0xA2)amp。(!RD))； LED_E=(A=0XA2)amp。 圖 小系統(tǒng)譯碼電路結(jié)構(gòu) 最小系統(tǒng)上的全部硬件除 EEPROM 以外均是采用總線方式進(jìn)行擴(kuò)展的，每一個(gè)硬件均占用電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 34 特定的物理地址。原理圖 如圖 所示 1234K11234K41234K21234K31234K51234K81234K61234K71234K91234K 1 21234K 1 01234K 1 11234K 1 31234K 1 61234K 1 41234K 1 5123456789R P 1R P 8V C CK1 K2 K3 K4K1 K2 K3 K4A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1U67 4A L S 2 45V C CD0 D1 D2 D3 D4 D5 D6 D7CS2K5 K6 K7 K8K5 K6 K7 K8P 1 3P 1 4k 1~ k 8D 0 ~ D 7 圖 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 33 存儲(chǔ)器 小系統(tǒng)中配備了 32K 靜態(tài) RAM 器件為 HM62256，物理地址從 0000H 到 7FFFH。 8 位 7 段碼數(shù)碼管 7 段碼數(shù)碼管為連四位共陽極顯示器，分為左右各四位。 連接如圖 所示 。 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 27 圖 ★ 程序編寫完成后進(jìn)入菜單 Project/Build target 編譯工程， 如圖 所示， 生成的 *.HEX 文件即可作為下載程序使用。 圖 兩點(diǎn)相移鍵控模式 五 、 MCU 單片機(jī)小系統(tǒng)詳述 、系統(tǒng)簡介 該小系統(tǒng)以 51系列單片機(jī)為核心，外圍擴(kuò)展了 7 段碼顯示器、液晶顯示器、按鍵、 RAM，等外設(shè)，功能齊全 ， 可用串口和 ISP 兩種模式進(jìn)行程序下載，可以免去使用器與仿 真器的麻煩。 . 8. 5 兩點(diǎn)相移鍵控模式 (BPSK) (100 模 ) 兩點(diǎn) (二元或兩相位 ) 相移鍵控意思是在預(yù)先設(shè)置好的兩個(gè) 14 位相移 量中快速切換 ， 這種切換同時(shí)影響 AD9852 的兩個(gè) DA 變換器。 d. 以線性或用戶控制的方式 ， 沿著相反方向繼續(xù)掃描 ， 返回起始頻率。在 Ch irp 模式中 ， 目標(biāo)頻率不能直接給定 ， 而由頻率步進(jìn)和掃描時(shí)間決定 ， 如果掃描時(shí)間足夠長 ， 可一直掃描到最高輸出頻率。在保持狀態(tài)下 ， 用戶可改變寄存器的值 ； 然而斜率計(jì)數(shù)器必須以原來的斜率恢復(fù)工作 ， 直到計(jì)數(shù)為零 ， 才能載入新斜率計(jì)數(shù)初值。只有 Ch irp 模才有的另一項(xiàng)功能是“保持”端。 delta 頻率字不受“ CLRACC1”位影響。 delta 頻率字采用二進(jìn)制 補(bǔ)碼 ， 可正可負(fù) ， 這就可以定義 FM Ch irp 的掃描方向。這是一種擴(kuò)譜調(diào)制 ， 可以實(shí)現(xiàn)“處理增益”。 ，將光盤中“ AD9852Keil工程”文件夾下的 下載到單片機(jī)中，調(diào)節(jié)示波器的各個(gè)參數(shù)，使得示波器上能同時(shí)顯示兩個(gè)頻率的至少 5個(gè)周期的波形，按下示波器的 RUN/STOP 鍵，調(diào)節(jié)示波器的時(shí)基，即 可看到一個(gè) FSK的波形，F(xiàn)1， F2 之間有很多中間頻率。其次 ， 還有一個(gè)同時(shí)清除頻率累加器 (ACC1) 和相位累加器 (ACC2) 的控制位“ CLRACC2”。非線性“傾斜頻移鍵控”還顯露出一種如圖 所示的調(diào)頻 (Ch irp ) 功能。如果“ FSK DA TA ”端是低電平就選擇 F1 作為起始頻率 ； 高電平則選擇F2 作為起始頻率。 圖 010 模式還有一種“三角形” 掃頻功能。一旦到達(dá)目標(biāo)頻率 ， 就終止頻率累加過程。每個(gè)中間頻率點(diǎn)的持續(xù)時(shí)間為： (N + 1) 系統(tǒng)時(shí)鐘周期，其中 N 為用戶編程的 20 位斜率時(shí)鐘計(jì)數(shù)器的初值 ， 其允許范圍是 1～ (2^N 1)。F1 和 F2 的持續(xù)時(shí)間、中間頻率點(diǎn)的數(shù)量和在每個(gè)頻率點(diǎn)上的停留時(shí)間均由用戶控制。無論是線性的還是非線性頻率過渡方式 ， 除了輸出兩個(gè)起始頻率 F F2 之外 ， 還要輸出很多中間頻率。 “ AD9852Keil工程”文件夾下的 導(dǎo)入工程，更改 set_freq(100010000)；中的數(shù)據(jù)（單位 HZ）或 nop(200)； 中的數(shù)據(jù)（單位 uS），重新編譯、下載，及可看到不同鍵控字或不同頻率的 FSK 波形。圖 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 17 一種無過渡頻移鍵控 ， 這種工作方式既簡單又可靠 ， 是數(shù)據(jù)通信最可靠的形式 ， 缺點(diǎn)是占用頻帶寬。 . 8. 2 無過渡頻移鍵控模式 (Unramped FSK) (001 模式 ) 當(dāng)選擇這種模式時(shí) ， DDS 的輸出頻率是頻率控制字寄存器 1 和頻率控制字寄存器 2 的值及“ FSK 輸入端”的邏輯電平的函數(shù)。頻率控制字的值由如下等式?jīng)Q定 :FTW = 輸出頻率 2^48系統(tǒng)時(shí)鐘頻率，其中 48 是相位累加器為 48 位 ， 頻率用 Hz 表示 ， 頻率控制字 FTW 是十進(jìn)制數(shù)。詳細(xì)設(shè)置請參考光盤中的 單調(diào)模式 (Single2Tone) (000 模 ) 上電或復(fù)位后的默認(rèn)模式就是這種模式 ， 頻率控制字寄存器的默認(rèn)值為零。兩個(gè)常量分別是系統(tǒng)時(shí)鐘周期和零到滿幅度的 212 個(gè)步 進(jìn)量 ， 其中系統(tǒng)時(shí)鐘驅(qū)動(dòng)斜率計(jì)數(shù)器。每接收到一個(gè)脈沖 ， 該 12 位計(jì)數(shù)器加 1 或減 1， 需要 212 個(gè)這樣的脈沖才能使 12 位加計(jì)數(shù)器從零計(jì)滿。 . 7 通斷整形鍵控 “通斷整形鍵控”功能使用戶控制數(shù)模變換器的輸出幅度漸變上升和下降 ， 可減小反沖頻譜 ， 幅度突變會(huì)在很寬的頻譜范圍內(nèi)產(chǎn)生沖擊 ， 要用此功能首先使數(shù)字乘法器有效 ， 輸出幅度漸變可由內(nèi)部自動(dòng)進(jìn)行 ， 也可由用戶編程控制。更新時(shí)鐘由內(nèi)部產(chǎn)生時(shí) ， 其重復(fù)周期由用戶編程設(shè)置。在不需要時(shí) ， 通過設(shè)置相應(yīng)的控制位 ， 可關(guān)閉控制數(shù)模變換器和高速比較器的電源 ， 也可減小功耗。 AD9852 的系統(tǒng)時(shí)鐘可以來自參考時(shí)鐘倍頻器的輸出 ， 也可以來自“ REFCLK”端 ； 參考時(shí)鐘可以單端輸入也可差分輸入 ， 對(duì)應(yīng)的“ DIFFCL ENABLE”端應(yīng)分別設(shè)置為低電 平或高電平。 . 4 參考時(shí)鐘倍頻器 這是一個(gè)可編程鎖相環(huán)參考時(shí)鐘倍頻器 ， 允許用戶選擇整數(shù)倍頻次數(shù) ， 范圍是 4～ 20。數(shù)模變換器的最大輸出電壓是 0. 5～ +1V。 . 2 余弦數(shù)模變換器 余弦數(shù)模變換器產(chǎn) 200MSPS(最大 )DDS 輸出余弦信號(hào) ， 最大輸出幅度由第 56 腳的電阻器RSET 來設(shè)定。內(nèi)有可編程參考時(shí)鐘倍頻器、反辛格函數(shù)濾波器、數(shù)字乘法器、兩個(gè) 12 位數(shù)模變換器、高速模擬比較器和接口邏輯電路。 AD9852AST 是 AD 公司生產(chǎn)的輸出頻率理論上可達(dá) 80MHZ的直接數(shù)字式頻率綜合器 (DDS)單片集成電路。 SMA座 J19 為 AD9852 內(nèi)部控制 DAC 經(jīng)過濾波器后的輸出。 SMA座 J23 為 AD9852 內(nèi)部高速比較器的輸出。 單刀雙擲開關(guān) J9 為 AD9852的參考時(shí)鐘選擇開關(guān) ， 當(dāng)置于 ”EN”時(shí)， AD9852的參考時(shí)鐘采用差分輸入方式，當(dāng)置于 ”N_EN”時(shí)， AD9852 的參考時(shí)鐘采用單端輸入方式。 模塊上的 AD芯片的輸入量程可以通過單刀雙擲開關(guān) JP3 選擇，當(dāng) JP3 置于 “ 2V” 時(shí)，AD輸入量程為 0到 4V，當(dāng) JP3置于 “ 1V” 時(shí)， AD 輸入量程為 0到 2V。 J9為 j8_1信號(hào)的測試端子。 J17為 AD芯片的時(shí)鐘的測試端子， J6為電位抬升電位器 ，因?yàn)?AD9225的輸入信號(hào)最大范圍為 0 到 4V，而實(shí)際的輸入信號(hào)可能是正負(fù)的，所以要將輸入信號(hào)的電位抬升以滿足 AD的需要。如圖 1 23 45 67 89 1011 1213 1415 1617 1819 2021 2223 2425 26J8H E A D E R 1 3 X 21 23 45 67 89 1011 1213 1415 1617 1819 20J9H E A D E R 1 0 X 2D0 D1D2 D3D4 D5D6 D7P 1 0P 1 1P 1 2P 1 3P 1 4P 1 5R X DT X DI N T 0I N T 1T0T1WRRDV C CGND GNDC S 7 C S 6A0A1A2A3A4A5A6A7A8A9A 1 0A 1 1A 1 2A 1 3A 1 4A 1 5V C CGND GND1 23 45 67 89 1011 1213 1415 1617 1819 20J 1 1H E A D E R 1 0 X 2V C C 圖 電子技術(shù)綜合實(shí)驗(yàn)箱 長沙鑫三知科教設(shè)備有限公司 9 4． 10 AD/DA模塊 電子技術(shù)綜合實(shí)驗(yàn)箱加入了高速的模數(shù)與數(shù)模轉(zhuǎn)換模塊，模塊上包含一路模數(shù)轉(zhuǎn)換器和一路數(shù)模轉(zhuǎn)換轉(zhuǎn)換器，精度均為 12位，模數(shù)轉(zhuǎn)換速度為 25MSPS，數(shù)模轉(zhuǎn)換速度為 100MSPS，非常適合于各種高速數(shù)據(jù)的采集。在 JTAG 模式下 FPGA 和 PROM 的加載是通過計(jì)算機(jī)來完成的，此種模式一般是在工程調(diào)試過程中反復(fù)驗(yàn)證設(shè)計(jì)時(shí)采用。如果想詳細(xì)了解 FPGA模塊的設(shè)計(jì)結(jié)構(gòu)可以參閱光盤中原理圖中的 。