【導(dǎo)讀】或撰寫的成果作品。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。有關(guān)學(xué)位論文管理部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。纖作為傳輸介質(zhì)提高了CAN通信網(wǎng)抗干擾能力。的可行性，并設(shè)計(jì)出了點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)通信的Fiber-CAN接口。其主要有單片機(jī)控制部分、單片機(jī)外設(shè)部分和CAN通信接口部分組成。Fiber-CAN通信的光電轉(zhuǎn)換部分采用了SDH收發(fā)一體的光電轉(zhuǎn)換模塊，比較容易的。實(shí)現(xiàn)了光纖接口部分，減少了設(shè)計(jì)的復(fù)雜程度，并提高系統(tǒng)的性能。光纖的使用不僅大。的參數(shù)，完成各個(gè)部分協(xié)調(diào)合作的任務(wù)。

　　

【正文】 (valueamp。0x0f0)4]。 while (!TI)。 TI = 0。 SBUF=DispCode[ (valueamp。0xf00)8]。 while (!TI)。 TI = 0。 } 圖 鍵盤原理圖 如圖 所示。 對(duì)鍵盤的控制主要 采用動(dòng)態(tài)掃描的方式 。 首先 串行口發(fā)全零信號(hào) ，使 QA－ QH全為 0，而 此時(shí) P10為高電平，若由按鍵按下，則 P10必為 0。 判斷 P10若為零，則 確定有建按下， 然后通過(guò)串行口發(fā)送掃描碼， 8位掃描碼的中只有一位為零 ，其他為高電平，開(kāi)始行掃描， 讀取 P10檢測(cè) 到 P10為零， 則確定 有鍵 按下， 根據(jù) 掃描碼可以判斷是哪一個(gè)鍵 。 XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 22 具體鍵盤掃描程序如下： uchar keyscan(void) { uchar code_h。 //行掃描值 uchar code_l。 //列掃描值 P2_5=0。 //關(guān)閉顯示器 P2_6=0。 SBUF=0X00。 //8行發(fā)全 “0”， 準(zhǔn)備讀列狀態(tài) while(!TI)。 TI=0。 if(P10==0) //如果 P2_4＝＝ 0， 可能有鍵按下 { delay()。 //延時(shí)去抖動(dòng) if(P10==0) //重讀 P2_4， 若還為 0， 定有鍵按下 { code_h=0xfe。 //置最后一行為 0， 開(kāi)始行掃描 while(code_h!=0xff) //判斷是否為最后一行 ， 若不是 ， 繼續(xù)掃描 { SBUF=code_h。 //串口發(fā)行掃描值 while(!TI)。 TI=0。 if(P10==0) //如果 P2_4==0， 該 code_h行有鍵按下 { return(code_h)； } else //若該 code_h行無(wú)鍵按下 ， 行掃描值左移 ， 掃描下一行 code_h=(code_h1)|0x01。 } } } XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 23 系統(tǒng)的硬件外設(shè) PCB 設(shè)計(jì) PCB 設(shè)計(jì)中的流程和抗干擾措施 在 PCB 設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的， 在整個(gè) PCB 中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。 PCB布線有單面布線、 雙面布線及多層布線。布線的方式 也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前， 可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行， 以免產(chǎn)生反射干擾。必要 時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。 自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開(kāi)已布的線。 并試著重新再布線，以改進(jìn)總體效果。 電源、地線 的處理 既使在整個(gè) PCB 板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、 地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。 對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低式抑制噪音作以表述： （ 1）、眾所周知的是在電源、地線之間加上去耦電容。 （ 2）、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，通常信號(hào)線寬為： ～ ,最經(jīng)細(xì)寬度可達(dá) ～ ,電源線為 ～ mm。 對(duì)數(shù)字電路的 PCB 可用寬的地導(dǎo)線組成一個(gè)回路 , 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用 (模擬電路的地不能這樣使用 ) （ 3）、用大面積銅層作地線用 ,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各占用一層。 數(shù)字電路與模擬電路的共地處理 現(xiàn)在有許多 PCB 不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。數(shù)字電路的 頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 24 能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整人 PCB 對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在 PCB 內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在 PCB 與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在 PCB 上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。 信號(hào)線布在電（地）層上 在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成 本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴? 大面積導(dǎo)體中連接腿的處理 在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如： ① 焊接需要大功率加熱器。 ② 容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（ heat shield）俗稱熱焊盤（ Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散 熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層的處理相同。 布線中網(wǎng)絡(luò)系統(tǒng)的作用 在許多 CAD 系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤占用的或被安裝孔、定孔所占用的等。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為 英寸(),所以網(wǎng)格系統(tǒng)的基 礎(chǔ)一般就定為 英寸 ( mm)或小于 英寸的整倍數(shù)，如： 英寸、 英寸、 英寸等。 6 設(shè)計(jì)規(guī)則檢查（ DRC） 布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面： （ 1）、線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。 （ 2）、電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在 PCB 中是否還有能讓地線 加寬的地方。 XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 25 （ 3）、對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開(kāi)。 （ 4）、模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。 （ 5）后加在 PCB 中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。 （ 6）對(duì)一些不理想的線形進(jìn)行修改。 （ 7）、在 PCB 上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。 （ 8）、多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。 傳輸線效應(yīng) PCB 板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值 ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的 PCB 連線中之后，連線上的最終阻抗稱為特征阻抗 Zo。線徑越寬，距電源 /地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來(lái)。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電 壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)常可以看到。 （ 1）、 基于上述定義的傳輸線模型，歸納起來(lái)，傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。 ● 反射信號(hào) Reflected signals ● 延時(shí)和時(shí)序錯(cuò)誤 Delay amp。 Timing errors ● 多次跨越邏輯電平門限錯(cuò)誤 False Switching ● 過(guò)沖與下沖 Overshoot/Undershoot ● 串?dāng)_ Induced Noise (or crosstalk) ● 電磁輻射 EMI radiation （ 2）、 避免傳輸線效應(yīng)的方法 針對(duì)上述傳輸線問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。 ●嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度 如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在 PCB 板上存在傳輸線效應(yīng)的問(wèn)題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 26 有一些基本原則：如果采用 CMOS 或 TTL 電路進(jìn)行設(shè)計(jì)，工作頻率小于 10MHz，布線長(zhǎng)度應(yīng)不大于 7 英寸。工作頻率在 50MHz 布線長(zhǎng)度應(yīng)不大于 英寸。如果工作頻率達(dá)到或超過(guò) 75MHz 布線長(zhǎng)度應(yīng)在 1 英寸。對(duì)于 GaAs 芯片最大的布線長(zhǎng)度應(yīng)為 英寸。如果超過(guò)這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問(wèn)題。 ●合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu) 解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下， PCB 走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈 (Daisy Chain)布線和星形 (Star)分布。 對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用 串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易 100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是： Stub Delay = Trt *. 例如，高速 TTL 電路中的分支端長(zhǎng)度應(yīng)小于 英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。 星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在 密度很高的 PCB 板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)手工計(jì)算，也可通過(guò) CAD 工具計(jì)算出特征阻抗值和終端匹配電阻值。 在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是 RC 匹配終端。 RC 匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是 RC 匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。 串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。 最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免噪聲。典型的用于 TTL 輸入信號(hào) (ACT, HCT, FAST)。 此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常 SMD 表面貼裝XXX 學(xué)院 本科 畢業(yè)設(shè)計(jì)（論文） 27 電阻比通孔元件具有較低的電感，所以 SMD 封裝元件成為首選。如果選擇普通直 插電阻也有兩種安裝方式可選：垂直方式和水平方式。 垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過(guò)熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開(kāi)路，造成 PCB 走線終結(jié)匹配失效，成為潛在的失敗因素。 ●抑止電磁干擾的方法 很好地解決信號(hào)完整性問(wèn)題將改善 PCB 板的電磁兼容性 (EMC)。其中非常重要的是保證 PCB 板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是 十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用 表面積層 技術(shù) Buildup設(shè)計(jì)制做 PCB 來(lái)實(shí)現(xiàn)。表面積層通過(guò)在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的