【導(dǎo)讀】普通的機(jī)械鎖保密性不好，防盜性差，而且必須使用鑰匙。但是，基于FPGA設(shè)計(jì)。的電子密碼鎖與普通的機(jī)械鎖比較來(lái)說(shuō)，就克服了這些不足之處。由FPGA構(gòu)造的電子密碼鎖系統(tǒng)中，硬件電路可以。實(shí)現(xiàn)所有的算法，大幅度提高了西戎的工作可靠性。是利用這一點(diǎn)，可以將更新后的設(shè)計(jì)下載到FPGA中，省去了更改外部電路設(shè)計(jì)的麻煩。所以，這樣的系統(tǒng)既可以使工作的可靠性增強(qiáng)也可以更加方便的升級(jí)。警；允許用戶(hù)重新輸入密碼。

　　

【正文】 。是把當(dāng)運(yùn)行數(shù)據(jù)清零后的啟動(dòng)。不涉及斷電。 當(dāng)按下復(fù)位鍵復(fù)位之后， LED 顯示為初始值 0010，如下圖 基于 FPGA的電子密碼鎖設(shè)計(jì) 21 圖 43 復(fù)位之后 （ 2）當(dāng)輸入密碼正確時(shí) 系統(tǒng)仿真演當(dāng)輸入密碼正確時(shí)，芯片會(huì)進(jìn)行識(shí)別，通過(guò) LED 燈來(lái)顯示輸入的密碼正確與否。 當(dāng)密碼輸入 1111 正確之后， LED 燈 變成 0111， 即 LED3 燈亮， 此時(shí)表示通過(guò)。同時(shí)，在經(jīng)過(guò)了一段時(shí)間之后， LED 燈又變成了初始值 0010。如 下圖 基于 FPGA的電子密碼鎖設(shè)計(jì) 22 圖 44 輸入密碼正確之后 （ 2）當(dāng)輸入密碼錯(cuò)誤時(shí) 當(dāng)密碼輸入錯(cuò)誤時(shí)，系統(tǒng)會(huì)進(jìn)行報(bào)警，即當(dāng)密碼錯(cuò)誤時(shí)， 輸入 任意錯(cuò)誤的 密碼 ，如1112 錯(cuò)誤 密碼 時(shí)， LED 燈變成 1110， 即 LED0 亮， 此時(shí)表示 為 報(bào)警 模式 。當(dāng)經(jīng)過(guò) 一段時(shí)間 之后，又變成 初始值 0010。 可以接著輸入密碼，如果還是錯(cuò)誤密碼，重復(fù)以上步驟。 如下圖 基于 FPGA的電子密碼鎖設(shè)計(jì) 23 圖 45 輸入密碼錯(cuò)誤之后 基于 FPGA的電子密碼鎖設(shè)計(jì) 24 第五章 電子密碼鎖的硬件實(shí)現(xiàn) 電子密碼鎖的硬件模塊實(shí)現(xiàn) 整個(gè)電子密碼鎖系統(tǒng)可劃分為鍵盤(pán)掃描、獲取鍵值、數(shù)碼顯示、設(shè)置密碼和解碼開(kāi)門(mén)等五個(gè)子模塊。通過(guò) FPGA 的處理，從而實(shí)現(xiàn)基于 FPGA 的電子密碼鎖的設(shè)計(jì)，系統(tǒng)實(shí)現(xiàn)框圖如圖 圖 51 FPGA系統(tǒng)實(shí)現(xiàn)框圖 硬件設(shè)備 作為電子密碼鎖的輸入電路，數(shù)字密碼輸入電路可采用按鍵作為本設(shè)計(jì)的輸入設(shè)備。按鍵具有低成本、可靠性高、構(gòu)成電路簡(jiǎn)單、技術(shù)成熟和應(yīng)用廣泛等特點(diǎn)，因此將其應(yīng)用到通用電子密碼鎖中還是比較適宜的。數(shù)字電子密碼鎖的顯示信息電路可采用LED 數(shù)碼管顯示和液晶屏幕顯示兩種。液晶顯示具有高速顯示、高可靠性、易于擴(kuò)展和升級(jí)等優(yōu)點(diǎn)，但是普通液晶顯示屏存在亮度低、對(duì)復(fù)雜環(huán)境的適應(yīng)能力差等缺點(diǎn)，在低亮度的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動(dòng)電路 設(shè)計(jì)相對(duì)復(fù)雜，因此本設(shè)計(jì)的顯示電路使用通用的 LED數(shù)碼管。 LED可單獨(dú)使用，也可組裝成分段式或點(diǎn)陣式 LED顯示器件。分段式顯示器由 7 條線段圍成 8 型，每一段包含一個(gè)發(fā)光二極管，外加正向電壓時(shí)二極管導(dǎo)通，發(fā)出清晰的光，有紅、黃、綠等色?？梢园凑障嚓P(guān)的規(guī)律控制各個(gè)發(fā)光段的亮、滅，這樣就能達(dá)到顯示各種字形或者符號(hào)的目的。 設(shè) 置 密碼 解碼開(kāi)門(mén) 鍵盤(pán)掃描 獲取鍵值 數(shù)碼顯示 電磁執(zhí)行器 報(bào)警電路 基于 FPGA的電子密碼鎖設(shè)計(jì) 25 硬件的實(shí)現(xiàn) 該系統(tǒng)以 FPGA 芯片作為核心控制部件，實(shí)現(xiàn)密碼鎖的主要功能。該系統(tǒng)是由密碼鎖控制器以及附加的外圍電路組成的，其中密碼鎖控制器主要是用來(lái)接收輸入密碼并進(jìn)行密碼的驗(yàn)證操作， 外圍指示 電路主要作用是用來(lái)輸入密碼 、顯示輸入的密碼和根據(jù)密碼驗(yàn)證的結(jié)果給出不同的信號(hào)顯示或者啟動(dòng)報(bào)警裝置，其中報(bào)警裝置為 LED 燈。 當(dāng)輸入密碼正確時(shí)，芯片會(huì)進(jìn)行識(shí)別，通過(guò) LED 燈來(lái)顯示輸入的密碼是否是正確的。當(dāng)密碼輸入正確時(shí)，即下圖輸入密碼為 1111 的正確密碼， LED 燈則會(huì)顯示為 0111，即 LED3 燈亮。此時(shí) FPGA 開(kāi)發(fā)板如下圖 圖 52 輸入密碼正確之后 當(dāng)密碼輸入錯(cuò)誤時(shí)，即下圖中輸入密碼為 1110 的錯(cuò)誤密碼，系統(tǒng)會(huì)進(jìn)行報(bào)警，即當(dāng)密碼錯(cuò)誤時(shí)，使 LED 燈顯示 為 1110，即 LED0 燈亮。當(dāng)警報(bào)過(guò)一段時(shí)間之后，系統(tǒng)會(huì)進(jìn)入 Waits 狀態(tài)。此時(shí) FPGA 開(kāi)發(fā)板如下圖 基于 FPGA的電子密碼鎖設(shè)計(jì) 26 圖 53 輸入密碼錯(cuò)誤之后 基于 FPGA的電子密碼鎖設(shè)計(jì) 27 結(jié)論 基于 FPGA 是本系統(tǒng)的要點(diǎn)，有資源 PC 機(jī)、便攜式 EDA/SOPC/DSP 實(shí)驗(yàn)系統(tǒng)都被利用到其中，開(kāi)發(fā)軟件是 QuartusII。經(jīng)過(guò)詳細(xì)的設(shè)計(jì)，代碼編譯仿真等，實(shí)現(xiàn)出一個(gè)比較簡(jiǎn)單的電子密碼鎖?？刂颇K的設(shè)計(jì)是這個(gè)設(shè)計(jì)的重點(diǎn)，所以核心的系統(tǒng)就是模塊，因此花的時(shí)間最多的也就是這個(gè)模塊。 在之后的仿真中，功能的體現(xiàn)都在具體的仿真圖中看到，但是仿真圖不能完全仿真顯示完所有的仿真結(jié)果，這個(gè)問(wèn)題還是比較難解決的，經(jīng)過(guò)多次思考，覺(jué)得是時(shí)鐘信號(hào)給的不夠多造成的吧，也有可能是還有一些系統(tǒng)中的不足之處沒(méi)有考慮到，由于時(shí)間和環(huán)境的限制，目前也就只能做出比較簡(jiǎn)單的各個(gè)模塊，還沒(méi)有真正的考慮完全，這些以后都需要研究和提高。 在這個(gè)設(shè)計(jì)系統(tǒng)中，不同電路系統(tǒng)的設(shè)計(jì)往往采用自頂向下的設(shè)計(jì)方法，就是將一個(gè)大的系統(tǒng)分解為很多個(gè)單元電路，這樣做就可以先調(diào)試好各個(gè)小的單元電路，之后每個(gè)都完成之后，采用專(zhuān)門(mén)的仿真工具進(jìn)行功能仿 真，確定所有的小的單元電路都沒(méi)有問(wèn)題之后再進(jìn)行頂層圖形文件的設(shè)計(jì)仿真等，這樣就輕松了很多，也減少了很多不必要的時(shí)間。 本系統(tǒng)的特色與創(chuàng)新點(diǎn)：（ 1）從測(cè)試結(jié)果分析可知，本裝置采用較低成本的器件設(shè)計(jì)制作，且誤差較小，完全滿足用戶(hù)的基本要求。（ 2）本裝置結(jié)構(gòu)簡(jiǎn)單、體積小、性能穩(wěn)定，操作容易、使用方便，可以安裝在不同的門(mén)上，具有一定推廣應(yīng)用價(jià)值。（ 3）本系統(tǒng)結(jié)合了現(xiàn)在最有發(fā)展前景的 FPGA 設(shè)計(jì)的電子密碼鎖系統(tǒng)，安全可靠，科技含量高，易于擴(kuò)展。 基于 FPGA的電子密碼鎖設(shè)計(jì) 28 參考文獻(xiàn) [1] 許琦 .基于 FPGA的電子密碼鎖設(shè)計(jì) [J].中國(guó)科技信息， 2020(1):240241. [2] 劉韜 .樓興華 .FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航 [M].人民郵電出版社， 2020. [3] 王汝文，宋政湘，楊偉等 .電器智能化原理及應(yīng)用 [M].北京 .電子工業(yè)出版社， ： 45. [4] 尤國(guó)平，陳新，林偉，黃世震 .基于 VHDL 語(yǔ)言的串行密碼鎖設(shè)計(jì) [J].國(guó)外電子測(cè)量技 . [5] 王寬仁 .可靠安全的智能密碼鎖 .電子技術(shù)應(yīng)用， 2020,27(2):14~(9):1316. [6] Susan A. R. Garrod, Rober J. Application and Design of Digital logic Analysis[M]. Purdue University, Saunders College Publishing, Philadelphia,1991:45. [7] , sensor Track Fusion[M].Proceedings of America control Conference,Maryland,June 1994:142~144. [8] 李連華 .基于 FPGA的電子密碼鎖設(shè)計(jì) .中國(guó)科技信息， ： 64. [9] 王衛(wèi)兵，劉克剛，朱秋萍 .用 FPGA的電子密碼鎖 .電子技術(shù)， 2020(01)： 2628. [10] 趙益丹，徐曉林，周振峰 .電子密碼鎖的系統(tǒng)原理、設(shè)計(jì)程序及流程圖 .嘉興學(xué)院學(xué)報(bào)，2020:103105. [11] , sensor Track Fusion[M].Proceedings of America control Conference,Maryland,June 1994:142~144. [12] , and FPGA hardware multilanguage of Systems Architectur,2020(04):184209. [13] Altera,Novas Team for FPGA Visibility News(North America),2020(11):12. [14] 路 而紅 . 專(zhuān) 用集 成電 路設(shè) 計(jì)與 電子 設(shè)計(jì) 自動(dòng) 化 . 北京 : 清 華大 學(xué)出 版社 ，2020:162181,239280,329332. [15] 譚會(huì)生，瞿遂春 .EDA技術(shù)綜合應(yīng)用實(shí)例與分析 [M].西安 .西安電子科技大學(xué)出版社， 2020. [16] 高移南 .遙控變號(hào)電子鎖 [J].電子世界， 1994. [17] 廖裕評(píng)，陸瑞強(qiáng) .CPLD 數(shù)字電路設(shè)計(jì) .北京：清華大學(xué)出版社， 2020. [18] 李廣軍，孟憲元 .可編程 ASIC 設(shè)計(jì)及其應(yīng)用 .成都：電子科技大學(xué)出版社， 2020. [19] Rafael Maestre ect， A Framemork for Reconfigurable Computing:Task Scheduling and Context Management[J].IEEE Transcation On VLSI System， 2020,9（ 6） . [20] Moreno J of SelfRepairing and Evoluable Hardware Structures by Means of Implicit SelfConfiguration[J].IEEE 1999， 182187 基于 FPGA的電子密碼鎖設(shè)計(jì) 29 [21] Madrenas J， Moreno J M， Canto E， Cabestany J， Faura J， Lacadena I and Insenser J Prptotyping of Eletronic System Using FIPSOC[M]. [22] Rolf Enzler The Current Status of Recongurable Computing[R].Swiss Federal Institule of Technology Electronics Laboratory. [23] Patrick Lysaght， Jon Simulation Tool for Dynamically Reconfigarable FPGA[M]. [24] Ye A ， Shenoy N ， Hauck S ， Banerjee, Compiler for a processor with a RFU[C].In: Aided Design， San Jose， CA， . [25] Hauck prefetch for single context reconfigurablCoprocessors[C].In:FCM/SIGDA Programmable Gate Arrays， Monterey， CA， :6574. 基于 FPGA的電子密碼鎖設(shè)計(jì) 30 致謝 在論文完成之際，我要特別感謝我的指導(dǎo)老師曲偉老師的熱情關(guān)懷和悉心指導(dǎo)。在我撰寫(xiě)論文的過(guò)程中，曲偉老師傾注了大量的心 血和汗水，無(wú)論是在論文的選題、構(gòu)思和資料的收集方面，還是在論文的研究方法以及成文定稿方面，我都得到了曲偉老師悉心細(xì)致的教誨和無(wú)私的幫助，特別是他廣博的學(xué)識(shí)、深厚的學(xué)術(shù)素養(yǎng)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和一絲不茍的工作作風(fēng)使我終生受益，在此表示真誠(chéng)地感謝和深深的謝意。在論文的寫(xiě)作過(guò)程中，也得到了許多同學(xué)的寶貴建議，同時(shí)還到許多在工作過(guò)程中得到了支持和幫助，在此一并致以誠(chéng)摯的謝意。感謝所有關(guān)心、支持、幫助過(guò)我的良師益友。最后，向在百忙中抽出時(shí)間對(duì)本文進(jìn)行評(píng)審并提出寶貴意見(jiàn)的各位專(zhuān)家表示衷心地感謝！再次感謝所有關(guān)心和支持我的老 師，朋友和我的家人，感謝他們對(duì)我的關(guān)心和支持。