【導(dǎo)讀】2關(guān)于，有用信號leap=1，是否需要讓leap=0的問題。3在一個Verilog文件中，不可以在兩個always模塊中同時操作一個變量。5對于一些取值不能為0的變量，如year，month等，應(yīng)該賦給初始值，以免顯示出錯。6對于reset這樣的點(diǎn)擊鍵應(yīng)該寫成點(diǎn)擊形式，加上消抖程序。不應(yīng)該用連加，以避免。8怎么獲得一個變量，某時刻和該時刻之前的變量？9每一個verilog模塊不能包含太多阻塞賦值語句，否則編譯器會報(bào)錯。

　　

【正文】 sm_bit_r = 839。b1111_1111。 endcase end always @(disp_dat) //高電平 ：關(guān)閉小數(shù)點(diǎn) 低電平：打開小數(shù)點(diǎn) begin case (disp_dat)//七段譯碼 //小數(shù)點(diǎn)位 //不控制小數(shù)點(diǎn)位 439。h0 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b100_0000。 end //顯示 0 439。h1 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b111_1001。 end //顯示 1 439。h2 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b010_0100。 end //顯示 2 439。h3 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b011_0000。 end //顯示 3 439。h4 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b001_1001。 end //顯示 4 439。h5 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b001_0010。 end //顯示 5 439。h6 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_0010。 end //顯示 6 439。h7 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b111_1000。 end //顯示 7 439。h8 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_0000。 end //顯示 8 439。h9 : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b001_0000。 end //顯示 9 18 439。ha : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_1000。 end //顯示 a 439。hb : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_0011。 end //顯示 b 439。hc : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b100_0110。 end //顯示 c 439。hd : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b010_0001。 end //顯示 d 439。he : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_0110。 end //顯示 e //保留一個狀態(tài)，用于閃屏，因此不顯示 f //439。hf : begin sm_seg_r[7]=DP[count139。b1]。 sm_seg_r[6:0] = 739。b000_1110。 end //顯示 f default:begin sm_seg_r[7]=139。b1。 sm_seg_r[6:0] = 739。b111_1111。 end //不顯示 ,數(shù)碼管，熄滅 endcase end endmodule 7 尾燈模塊 module tail_light(clk, //4Hz時鐘 led_left, //左轉(zhuǎn)燈信號 led_stop, //停止燈信號 led_right, //右轉(zhuǎn)信號 led //8位 LED燈輸出控制端 )。 input clk,led_left,led_stop,led_right。 output [7:0] led。 reg [7:0] led,led_l,led_s,led_r。 initial //初始化 begin led_l=839。b0000_0001。 led_s=839。b0000_0000。 led_r=839。b1000_0000。 end always@(posedge clk) begin if(led_left==0amp。amp。led_stop==0amp。amp。led_right==0) led=839。b0000_0000。 //清屏 if(led_left==1) //左轉(zhuǎn) ,從右向左依次點(diǎn)亮 8 個 LED 燈 begin if(led_l==839。b1000_0000) led_l=839。b0000_0001。 else led_l=led_l1。 19 led=led_l。 end if(led_stop==1) //停止 ,8個 LED燈同時閃亮 begin led_s=~led_s。 led=led_s。 end if(led_right==1) //右轉(zhuǎn) ,從左向右依次點(diǎn)亮 8個 LED燈 begin if(led_r==839。b0000_0001) led_r=839。b1000_0000。 else led_r=led_r1。 led=led_r。 end end endmodule 三、總結(jié)感想 （這是編程中遇到的一些問題的處理方法） 1 復(fù)位鍵（ reset）的使用心得 （ 1）復(fù)位鍵按一次，復(fù)位。 （ 2）長按復(fù)位鍵置數(shù)。 為了實(shí)現(xiàn)該功能，可使用不同的時鐘信號。 復(fù)位功能的時鐘用 50MHz，置數(shù)功能的時鐘用 1Hz。這樣按一次時鐘頻率高的可立即復(fù)位，長按時鐘頻率低的可實(shí)現(xiàn)置數(shù)。 2 關(guān)于，有用信號 leap=1，是否需要讓 leap=0的問題。 （ 1）如果是按鍵信號，按鍵沒有按下時 leap=1無用信號，按鍵按下20 時 leap=0 有用信號，不需要復(fù)位信號。因?yàn)樗旧碛谢謴?fù)功能，無需手動設(shè)置。 （ 2）如果是自己設(shè)置的中間變量信號 leap=1有效，用完后必須手 動把信號恢復(fù)至 leap=0。因?yàn)樗旧頉]有恢復(fù)功能，必須手動設(shè)置。 3 在一個 Verilog文件中，不可以在兩個 always模塊中同時操作一個變量。 4 數(shù)碼管閃爍 （ 1）讓 p 與原數(shù)據(jù)按位或。 （ 2） p=439。b0000，顯示原數(shù)據(jù)； p=439。b0000，數(shù)碼管熄滅 （ 3）每個 ，讓 p=~p。 這樣數(shù)碼管就會亮 ，滅 。出現(xiàn)閃爍現(xiàn)象。 5 對于一些取值不能為 0的變量，如 year， month 等，應(yīng)該賦給初始值，以免顯示出錯。 6 對于 reset這樣的點(diǎn)擊鍵應(yīng)該寫成點(diǎn)擊形式，加上消抖程序 。不應(yīng)該用連加，以避免出錯。 7 關(guān)于按鍵檢測問題 按鍵檢測時要檢測高電平，因?yàn)槿绻麢z測低電平，該表示按鍵的變量默認(rèn)是 0，則等于按鍵已經(jīng)被按下了，如果檢測高電平則不會出現(xiàn)這種情況啊。 (硬件電路不是檢測高電平，要通過軟件編程，轉(zhuǎn)化成21 檢測高電平 )。 8 怎么獲得一個變量，某時刻和該時刻之前的變量？ 用非阻塞語句實(shí)現(xiàn)該功能。 （ 1）一個時鐘差 always@(posedge clk) begin distance1=distance。 distance2=distance1。 if(distance2!=distance1) begin end end （ 2）多個時鐘差 always@(posedge clk)//KEY 消抖 begin count=count+139。b1。 if(count==500000) begin key_reg1=keyin。 count1=0。 end key_reg2=key_reg1。 keyout1=key_reg2amp。(!key_reg1)。//當(dāng)掃描得到的兩個信號不同時 ,說明按鍵按下則輸出高電平電平脈沖 end 9 每一個 verilog模塊不能包含太多阻塞賦值語句，否則編譯器會報(bào)錯。盡可能多用非阻塞語句賦值。22 附錄：總設(shè)計(jì)圖