soc技術(shù)及其發(fā)展-資料下載頁
2025-08-12 09:03本頁面
【導讀】深入探討，最后針對當前存在的問題進行了討論與展望。SoC技術(shù)是當前研究的一個熱點，本文對此作了詳盡的分析?？v觀半導體產(chǎn)業(yè)的發(fā)展，基本每隔20年就有一次大的變革。在從60年代開始的第一次。的設計方法被提出，IP提供商、芯片協(xié)議公司等新興的公司應運而生。表1回顧了集成電路。SoC技術(shù)是當今超大規(guī)模集成電路的發(fā)展趨勢，也是21世紀集成電路技術(shù)的主。SoC設計觀念與傳統(tǒng)設計觀念完全不同。在SoC設計中，設計者面對的不再是電路芯片；SoC設計不能一切從頭開始，要將設計建立在較高的基礎。引起前所未有的重視。SoC系統(tǒng)設計涉及高層和底層兩個方面，通過適當?shù)靥幚韮烧叩年P(guān)系，下面簡單介紹一下SoC基本設計流程。通常，SoC設計包括系統(tǒng)級設計、電路級設計、SoC設計中的關(guān)鍵環(huán)節(jié)是IPCore復用技術(shù)，完成一個片上。標準，設計風格的差異導致IP核交流復用的困難和風險，阻礙了SoC的快速發(fā)展。對要求較高的電路，用PN結(jié)隔離和挖槽還不能達到要求。作為過渡，目前提出。嵌入式IP核設計技術(shù)
【正文】 種優(yōu)化解決方案也被稱為 Sip（ stem in Package）。 Sip技術(shù)允許將不同種類的器件集成在一個小的封裝中，包括在基片上的嵌人式器件和三維芯片堆積方式。對于 Sip 結(jié)構(gòu)，特殊的功能可以特殊設計，既能保持高帶寬、低延時的特征優(yōu)勢，又能減小芯 片到芯片之間的總線電容，從而達到大幅度地減小系統(tǒng)功率要求和熱耗散的目的?；?Sip 的種種優(yōu)點，可以預言 SoC 的應用領(lǐng)域都可以用 Sip 來替代。 當 SoC 和 Sip 在功能上都能滿足要求時，最終選擇 SoC 或 Sip 設計的決策取決于成本分析結(jié)果，成本分析將功能、圓片尺寸、芯片成品率、工藝復雜性、制造成本等因素全都考慮在內(nèi)。下面以蜂窩式手持電話為例，分別進行 SoC 與 Sip 結(jié)構(gòu)設計的成本分析。圖 6 為該電路 SoC 與 Sip 設計結(jié)構(gòu)示意圖。用 SoC 設計其結(jié)果為一片 25mm ASIC 芯片；用 Sip 設計，可用 4個 14 mm 的芯片組成 。表 2列出了采用 SoC 與 Sip 設計成本分析表。 圖 6 蜂窩式手持電話 SoC和 Sip結(jié)構(gòu)示意圖 表 2 蜂窩式電話電路采用 SoC與 Sip設計成本分析表 從表 2可以得出結(jié)論，即蜂窩式手持電話的 Sip 結(jié)構(gòu)比 SoC 結(jié)構(gòu)成本低 40 %。這是針對芯片都是 CMOS 工藝的情況，如果是混合工藝， Sip 結(jié)構(gòu)與 SoC結(jié)構(gòu)相比，其優(yōu)勢更大。 Sip是 SoC 與傳統(tǒng)的獨立封裝產(chǎn)品的良好結(jié)合點，合適的 Sip 設計既能夠提供 SoC 希望的功能，同時擁有低功耗、高速度和小體積的優(yōu)點，而且避免了由于 制造工藝復雜、產(chǎn)品測試難度及產(chǎn)品面市延時的增加而帶來的高成本問題。 8 6 結(jié)束語 SoC 成為新一代應用電子技術(shù)的核心 并將影響現(xiàn)有計算機的體系結(jié)構(gòu) 已經(jīng)成為 不爭的事實，這不僅是電子技術(shù)本身的革命性標志，也是電子技術(shù)應用和體系結(jié)構(gòu)的重大歷史變化。SoC 并不是憑 空產(chǎn)生的 ；而是幾十年應用技術(shù)積累和電子技術(shù)發(fā)展 的必然結(jié)果， IP 是 SoC 的基礎就是有利的證明。 參考文獻 [1]Martin Goetz. System on Chip Design Methodology Appliedto System in Package Architecture [A].2020 ElectronicComponents and Technology Conference [C]. [2]Beal S W, Sherman D. Sip Versus SoC: Partitioning Instead of Integrating[A]. Integrated System Design Mafazine[C].2020. [3]楊蓮興 SoC研究開發(fā) — 綜合的系統(tǒng)工程 [J] 半導體技術(shù)， 2020,27 [4]高泰，周祖成 混合 SoC設計 [J] 半導體技術(shù)， 27 [5]金湘亮，陳杰，郭曉旭，等 基于 IP核復用技術(shù)的 SoC設計 [J] 半導體技術(shù)， 2020, 27 [6] 何琨 , “SoC 中的 8位 CPU嵌入式結(jié)構(gòu)研究 ” , 北京交通大學碩士學位論文 , 2020 [7] 劉莉娟， ” 適用于 SoC系統(tǒng)級設計的平臺集成技術(shù)的初步研究 ” , 華北電力大學（北京）碩士學位論文 , 2020 [8] 張麗媛 , 章軍 ,陳新華 , “ 三種 SoC片上總線的分析與比較 ” , 山東科技大學學報（自然科學版） , 2020 [9] 許強 ,“ 嵌入式系統(tǒng)微處理器芯片設計與發(fā)展 ” ,中國科 技信息 , 2020
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1