【文章內(nèi)容簡(jiǎn)介】 P3 口都還有其 他 的 功 能 。 RST： 復(fù) 位 輸 入 端 ， 高 電 平 有 效 。 當(dāng) 振 蕩 器 復(fù) 位 器 件時(shí) ， 要 保 持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG： 地 址 鎖 存 允 許 /編 程 脈 沖 信 號(hào) 端 。 當(dāng) 訪 問(wèn)外 部 存 儲(chǔ) 器 時(shí) ， 地 址 鎖 存 允 許 的 輸 出 電 平 用 于 鎖 存 地 址 的 低 位 字 節(jié) 。 在 FLASH 編 程 期 間 ， 此 引 腳 用 于 輸 入 編 程 脈沖 。 在 平 時(shí) ， ALE 端以 不變的頻率周期輸出正脈沖信號(hào)，此 頻 率 為 振 蕩 器 頻 率 的 1/6。 因 此 它 可 用 作 對(duì) 外 部 輸 出 的脈 沖 或 用 于 定 時(shí) 目 的 。 然 而 要 注 意 的 是 ： 每 當(dāng) 用 作 外 部 數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果 微 處 理 器 在 外 部 執(zhí) 行 狀 態(tài) ALE 禁止，置位無(wú)效。 PSEN： 外 部 程 序 存 儲(chǔ) 器 的 選 通 信 號(hào) ， 低 電 平 有 效 。 在由 外 部 程 序 存 儲(chǔ) 器 取 指 期 間 ， 每 個(gè) 機(jī) 器 周 期 兩 次 /PSEN 有效 。 但 在 訪 問(wèn) 外 部 數(shù) 據(jù) 存 儲(chǔ) 器 時(shí) ， 這 兩 次 有 效 的 /PSEN 信號(hào) 將 不 出 現(xiàn) 。 EA/VPP： 外 部 程 序 存 儲(chǔ) 器 訪 問(wèn) 允 許 。 當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH）， 不 管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源。 XTAL XTAL2:片 內(nèi) 振 蕩 器 反 相 放 大 器 和 時(shí) 鐘 發(fā) 生 器 的輸 入 、 輸 出 端 。 ADC0809 芯片介紹 ADC 0809 它是 CMOS 器件，不僅包括一個(gè) 8 位的逐次逼近型的 ADC 部分，而且還提供一個(gè) 8 通道的模擬多路開(kāi)關(guān) 和 通 道 尋 址 邏 輯 ， 因 而 有 理 由 把 它 作 為 簡(jiǎn) 單 的 “ 數(shù) 據(jù) 采集系統(tǒng)”。利用它可直接輸入 8 個(gè)單端的模擬信號(hào)分時(shí)進(jìn)行 A/D 轉(zhuǎn)換，在多點(diǎn)巡回檢測(cè)和過(guò)程控制、運(yùn)動(dòng)控制中應(yīng)用 十 分 廣 泛 。 主要特性 A D C0 80 9 內(nèi)部帶有輸出鎖存器，可以與 AT 89 S 51 單片 機(jī) 直 接 相 連 。 初 始 化 時(shí) ， 使 S T 和 OE 信 號(hào) 全 為 低 電 平 。 送 要 轉(zhuǎn) 換 的 哪 一 通 道 的 地 址 到 A， B， C 端口上。 在 S T 端 給 出 一 個(gè) 至 少 有 1 00 ns 寬 的 正 脈 沖 信 號(hào) 。 是 否 轉(zhuǎn) 換 完 畢 ， 我 們 根 據(jù) E O C 信 號(hào) 來(lái) 判 斷 。 當(dāng) E OC 變 為 高 電 平 時(shí) ，這 時(shí) 給 OE 為 高 電 平 ，轉(zhuǎn) 換 的數(shù) 據(jù) 就 輸 出 給 單 片 機(jī) 了 。 引腳說(shuō)明 圖 （ 1） IN0～ IN7—— 8路模擬輸入，通過(guò) 3 根地址譯碼線 ADDA、ADDB、 ADDC 來(lái)選通一路。 （ 2） D7～ D0—— A/D 轉(zhuǎn)換后的數(shù)據(jù)輸出端，為三態(tài)可控輸出，故可直接和微處理器數(shù)據(jù)線連接。 8 位排列順序是 D7 為最高位， D0 為最低位。 （ 3） ADDA、 ADDB、 ADDC—— 模擬通道選擇地址信號(hào)， ADDA 為低位， ADDC 為高位。地址信號(hào)與選中通道對(duì)應(yīng)關(guān)系如表 所示。 （ 4） VR(+)、 VR()—— 正、負(fù)參考電壓輸入端，用于提供片內(nèi) DAC電阻網(wǎng)絡(luò)的基準(zhǔn)電壓。在單極性輸入時(shí)， VR(+)=5V， VR()=0V；雙極性輸入時(shí)， VR(+)、 VR()分別接正、負(fù)極性的參考電壓。 （ 5） ALE—— 地址鎖存允許信號(hào)，高電平有效。當(dāng)此信號(hào)有效時(shí)，A、 B、 C 三位地址信號(hào)被鎖存，譯碼選通對(duì)應(yīng)模擬通道。在使用時(shí)，該信號(hào)常和 START 信號(hào)連在一起，以便同時(shí)鎖存通道地址和啟動(dòng) A/D 轉(zhuǎn)換。 （ 6） START—— A/D 轉(zhuǎn)換啟動(dòng)信號(hào)，正脈沖有效。加于該端的脈沖的上升沿使逐次逼近寄存器清零，下降沿開(kāi)始 A/D 轉(zhuǎn)換。如正在進(jìn)行轉(zhuǎn)換 時(shí)又接到新的啟動(dòng)脈沖，則原來(lái)的轉(zhuǎn)換進(jìn)程被中止，重新從頭開(kāi)始轉(zhuǎn)換。 （ 7） EOC—— 轉(zhuǎn)換結(jié)束信號(hào)，高電平有效。該信號(hào)在 A/D 轉(zhuǎn)換過(guò)程中為低電平，其余時(shí)間為高電平。該信號(hào)可作為被 CPU 查詢的狀態(tài)信號(hào)，也可作為對(duì) CPU 的中斷請(qǐng)求信號(hào)。在需要對(duì)某個(gè)模擬量不斷采樣、轉(zhuǎn)換的情況下， EOC 也可作為啟動(dòng)信號(hào)反饋接到 START 端，但在剛加電時(shí)需由外電路第一次啟動(dòng)。 （ 8） OE—— 輸出允許信號(hào)，高電平有效。當(dāng)微處理器送出該信號(hào)時(shí)， ADC0808/0809 的輸出三態(tài)門(mén)被打開(kāi)，使轉(zhuǎn)換結(jié)果通過(guò)數(shù)據(jù)總線被讀走。在中斷工作方式下，該信號(hào) 往往是 CPU 發(fā)出的中斷請(qǐng)求響應(yīng)信號(hào)。 4 硬件設(shè)計(jì) 模擬電路 模擬電路原理 首先，采用電容式麥克風(fēng)對(duì)音頻信號(hào)進(jìn)行拾取。 其次，通過(guò)兩個(gè)電容分別對(duì)音頻中得高頻成分進(jìn)行濾波以及對(duì)直流成分進(jìn)行隔直。 然后，經(jīng)過(guò)一級(jí)放大器放大。因?yàn)閺碾娙菔禁溈孙L(fēng)輸出的信號(hào)幅度很小，大概幾毫伏至幾十毫伏左右，因此要對(duì)該信號(hào)進(jìn)行放大，放大倍數(shù)選擇在 1000 倍左右，才能滿足 A/D 轉(zhuǎn)換器的需要，由此選擇兩級(jí)放大電路，第一級(jí)放大倍數(shù)設(shè)置在 1~454 倍之間，第二級(jí)放大倍數(shù)設(shè)置在1~10 倍之間。兩級(jí)放大就可以達(dá)到 1000 倍左 右。 最后，由于音頻信號(hào)在電信號(hào)中表現(xiàn)為多個(gè)正弦波疊加而成，而A/D 轉(zhuǎn)換器轉(zhuǎn)換的電壓范圍在 0~5v，所以選擇采用二極管包絡(luò)檢波器對(duì)這些正弦波進(jìn)行整流后再進(jìn)行 A/D 轉(zhuǎn)換。 通過(guò)以上分析，運(yùn)用 Multisim進(jìn)行電路繪制及仿真，仿真過(guò)程如下所述。 電路仿真 XFG1R14 .7 k ΩC11 181。 FC21 0 0 p FR21kΩR4100ΩU 1 AN E 5 5 3 2 P32481U 2 AN E 5 5 3 2 P32481R322ΩR610kΩK e y = A0%C31 0 181。 FD11 B H 6 2D21 B H 6 2D31 B H 6 2R52 .2 k ΩC41 0 181。 FR710kΩK e y = A100%R81kΩXSC1A BE x t T r i g++__+_R91kΩXSC2A BE x t T r i g++__+_V15 V V21 2 V V41 2 V V31 2 V V51 2 V V61 2 V 圖 圖 圖 如 上 圖 所 示 ，圖 為 仿 真 圖 ，圖 為一級(jí)放大電路 仿 真 波 形 圖 。 圖 為二級(jí)放大電仿真路波形圖。 一級(jí)放大 二級(jí)放大 放大倍數(shù) 輸入信號(hào) VPP 輸出信號(hào) VPP 放大 倍數(shù) 輸入信號(hào) VPP 輸出信號(hào) VPP 理論 454 10mv 2270 10mv 227 10mv 1135 10mv 實(shí)際 10mv 1207 10mv 10mv 10mv 表 仿 真 步 驟 小 結(jié) ： 經(jīng) 過(guò) 本 次 仿 真 測(cè) 試 ， 可 以 看 出 電 路 的實(shí)際放大倍數(shù)并非一級(jí)放大倍數(shù)與二級(jí)放大倍數(shù)相乘，因?yàn)閮杉?jí)放大電路 之間需要進(jìn)行峰值檢波，檢波電路起到一定 的 分 壓 作 用 ，導(dǎo) 致 兩 級(jí) 放 大 電 路 的 理 論 值 與 實(shí) 驗(yàn) 值 有 所偏差。 綜合分析仿真電路的效果，可以確定出模擬電路部分 的 原 理 圖 ， 如 下 圖 4 .4 12345678RST91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE30EA/VPP313233343536373839VC