【文章內容簡介】 打下良好基礎。機電學院 郭偉鑫2014年6月23日第四篇：數電電子時鐘課程設計專業(yè)課程設計報告題目：數字電子鐘課程設計系別電氣工程系專業(yè)班級電氣班學生姓名指導教師提交日期2011年X月X日一、設計目的3二、設計要求和設計指標三、設計內容四、本設計改進建議五、感想六、主要參考文獻附錄一、設計目的數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理。二、設計要求和設計指標設計一個能顯示時、分、秒的數字鐘，顯示時間從00：00：00到23：59：59設計的電路包括產生時基信號，時、分、秒的計時電路，顯示電路。擴展功能：能實現校時、教分、教秒；整點報時。三、設計內容數字電子技術的復雜性和靈活性決定了數字電子鐘的設計方案有多種，如下是我總結的部分方案。方案一：脈沖信號源的選擇。用555定時器制作的多諧振蕩器，信號發(fā)生器，脈沖芯片等方式都可以作為脈沖信號源，在此我選擇的是多諧振蕩器，主要考慮的是它的易于制作和很好的穩(wěn)定性。方案二：時分秒計數器的選擇。時分秒計數器的選擇同樣有多種，74160N和74161N都是不錯的選擇，74LS160和74LS161,74LS190和74LS191等等也都可以，考慮到其簡單易用和作為課本上重點內容在此我們選擇的是74160N。方案三：譯碼顯示器的選擇。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多種方案，這里我選擇的是DCD_HEX。要想構成數字鐘，首先應選擇一個脈沖源——能自動地產生穩(wěn)定的標準時間脈沖信號。而脈沖源產生的脈沖信號地頻率較高，因此，需要進行分頻，使得高頻脈沖信號變成適合于計時的低頻脈沖信號，即“秒脈沖信號”（頻率為1Hz）。經過分頻器輸出的秒脈沖信號到計數器中進行計數。由于計時的規(guī)律是：60秒=1分，60分=1小時，24小時=1天，就需要分別設計60進制，24進制計數器，并發(fā)出驅動信號。各計數器輸出信號經譯碼器、驅動器到數字顯示器，是“時”、“分”、“秒”得以數字顯示出來。圖22圖231晶體振蕩器是電子鐘的核心，晶體振蕩器設計的質量直接影響了整個電的好壞。這里我用555定時器制作了一個多諧振蕩器。其中R1=kΩ,R1=kΩ,C=100nF,Cf=10nF,f=1/(Rw+2R)C=1/[(+2*)*103*100*109]≈50Hz。其產生的頻率為50Hz,然后經過整形、分頻獲得1Hz的秒脈沖。如圖：圖232分頻器是由兩個74160N組成的50進制計數器。則輸出端的頻率則是將原來的50Hz分成1Hz的頻率輸出，實現分頻效果。圖233時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器、時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，時個位和時十位計數器為24進制計數器，其原理圖如下：圖234數碼管通常有發(fā)光二極管（LED）數碼管和液晶（LCD）數碼管，本設計提供的為LED數碼管DCD_HEX，其已內含譯碼器功能，所以不用再另加譯碼器。圖235該揚聲器的額定頻率為200Hz，額定電壓為3V。圖236元件名稱數量(個)DCD_HEX74160N555_VIRTUAL4049BT_5V74LS00D5V直流電源BUZZER100nF電容10nF電容導線若干表24下圖為仿真結果，仿真開始時，多諧振蕩器產生50Hz的正弦脈沖信號，然后經過分頻器后其輸出的頻率變?yōu)?Hz。計數器接收到脈沖信號后開始計數，計數結果顯示在數碼管上。當分秒計數器達到59分59秒，然后再來一個脈沖信號時揚聲器開始發(fā)聲，也就是整點報時。下面為其中的一張仿真圖。圖31四、本設計改進建議應選用石英晶體振蕩器，為了簡化電路分頻選用CD4040。本設計校時電路是將各個位上的使能端引出接一個單刀雙擲開關，一端（1端）接低位的進位信號，另一端（2端）接校時電路。校正某位上的時間時，可以將相應位的開關接到2端，通過撥動校時電路就能實現校時功能。沒有校時電路。五、感想（1）布局設計：要先根據主體電路圖和擴展電路圖想象各個元件的分布位置，哪塊電路板該放哪些元件，如何最大限度利用電路板的空間，怎么樣才能使走線明朗、簡潔。（2）布線工藝：一開始看到電線像蜘蛛網一樣，密密麻麻的，非常難看懂和檢查，后來看了預先設計的線路，而且用各種顏色的導線區(qū)分，顯得明朗清晰。（3）課題核心及使用價值：該課題用一個生活中的實力展示了振蕩電路、計數電路、譯碼電路的作用與銜接過程，揭示了電子鐘內部電路圖及其各部分的作用。我們通過此課題，結合上學期學習的模擬電子、數字電子技術的理論課知識，可以系統(tǒng)地學習電子設計與測試的流程、方法、原理，為我們以后設計更加專業(yè)、復雜的集成電路打下雄厚的基礎。六、主要參考文獻[1]清華大學電子學教研組編，童詩白、華成英主編：《模擬電子技術基礎》[M].（第四版）.北京：高等教育出版社,（2009重印）[2]華中工學院電子學教研室編，康華光主編：《電子基礎——數字部分》[M].（第四版）.北京:高等教育出版社，1988年[3]清華大學電子學教研組編，閻石主編：《數學電子技術基礎》[M].（第五版).北京：高等教育出版社，（2008年重?。4]遼寧工程技術大學電工與電子技術實驗中心組編，馬玉芳、樸忠學、張國軍主編：《電子技術實驗指導書》，[5]朱清慧、張鳳蕊、翟天蒿、王志奎編著：《Proteus教程——電子線路設計、制版與仿真》[M].北京：清華大學教育出版社，[6]熊幸明主編：《電子電工技能訓練》[M].北京:電子工業(yè)出版社，2005年華nan理工大學guang州學院附錄第五篇：數字電子時鐘課程設計2數字電子時鐘課程設計題目：數字電子時鐘課程設計目錄一、設計任務及設計要求…………………………………………（3）二、設計方案論證…………………………..………….（3） 三、單元電路設計…………………………………………………（4） ………………………………………………………（4）、分、時計數器…………………………………………（5）……………….（6）……………………………………………………（7）…………………………………………………（9）四、總體電路設計及原理………………………………………（13）五、元器件明細表………………………………………………（10）六、心得體會……………………………………………………（11）七、參考文獻……………………………………………………（11）一、設計任務及設計要求 數字電子鐘的邏輯電路 （1）由晶振電路產生1HZ的校準秒信號。（2）設計一個有“時”、“分”、“秒”（23小時59分59秒）顯示切且具有校時、校分、校秒的功。（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續(xù)時間為一秒，前五次為500赫茲的聲音，最后依次為1000赫茲的聲音。（4）用中小規(guī)模集成電路組成電子鐘，并在實驗箱上進行組裝和調試。（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。二、設計方案論證數字鐘原理框圖如圖1所示，電路一般包括以下幾個部分：振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時電路、報時電路。圖一對于各個部分而言數字鐘計時的標準信號應該是頻率相當穩(wěn)定的1HZ秒脈沖，所以要設置標準時間源。l數字鐘計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。l為使數字鐘走時與標準時間一致，校時電路是必不可少的。設計中采用開關控制校時直接用秒脈沖先后對“時”“分”“秒”計數器進行校時操作。l能進行整點報時。在從59分50秒開始，每隔2秒鐘發(fā)出一次低音“嘟”的信號，連續(xù)五次，最后一次要求最高音“嘀”的信號，此信號結束即達到正點。l三、單元電路設計 （1）、振蕩器 振蕩器是計時器的核心，其作用是產生一個標準頻率的脈沖信號振蕩頻率的精度和 穩(wěn)定度決定了數字鐘的質量。第一種方 案采用石英晶體振蕩器，如圖二。使用 振蕩頻率為32768HZ的石英晶體和反 向器構成一個穩(wěn)定性極好、精度較高 的時間信號源。改變電容C可以圖 二石英晶體振蕩器振蕩器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻后，在輸出端剛好可得到頻率為1HZ的脈沖信號。第二種方案如圖三采用集成電路555定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。圖三 方波信號發(fā)生器附555定時器的功能表 輸出 輸出閥值輸入（v11）觸發(fā)輸入（v12）復位（RD）輸出（VO）發(fā)電管T 0 0 導通2/3VCC 1/3VCC 1 0 導通 1/3VCC 1 不變 不變（2）秒、分、時計數器U1到U6 六個74LS161構成數字鐘的秒、分、時計數器。UU2共同構成秒計數器，它由兩個74LS161構成六十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位