硬件工程師筆試[全文5篇](編輯修改稿)
2024-10-29 06:23 本頁面
【文章內容簡介】 。應將電路相應部分斷開后，將萬用表表筆接在斷點的兩端。紅表筆應接在和電源正極相連的斷點，：第五題：翻蓋手機的設計，器件（LCD：分辨率、響應時間、亮度）選擇等（自由發(fā)揮的）；還有就是檢測到翻蓋中斷，怎么處理中斷？滑蓋手機的設計：（外觀、尺寸、材質）面板的設計：材質LCD()、按鍵、電池蓋、MIC(Receiver、Speaker)、耳機插孔、moter（震動）、藍牙等等；(終于到我了，我交出簡歷，然后坐下說：“你好，我叫****，應聘的職位是網絡工程師?！保ê髞磉@成了每一輪面試我都要說的一句話），他看了看，說：“你叫****，你的名字很有意思，哈?！蔽覍擂?，他遞給我一份明天面試的通知單。)第四篇：硬件工程師找工作筆試題目硬件題目1．用mos 管搭出一個二輸入與非門。2．集成電路前段設計流程，寫出相關的工具。3．解釋名詞IRQ，BIOS，USB，VHDL，SDR。4．簡述如下Unix 命令cpr, rm,uname。5．用波形表示D 觸發(fā)器的功能。6．寫異步D 觸發(fā)器的verilog module。7．What is PC Chipset？8．用傳輸門和倒向器搭一個邊沿觸發(fā)器。9．畫狀態(tài)機，接受1，2，5 分錢的賣報機，每份報紙5 分錢。DSP 題目1．H（n）=?a*h（n?1）+b*δ（n）（1）求h（n）的z 變換（2）該系統(tǒng)是否為穩(wěn)定系統(tǒng)（3）寫出FIR 數(shù)字濾波器的差分方程2．寫出下面模擬信號所需的最小采樣帶寬（1）模擬信號的頻率范圍是0~4kHz（2）模擬信號的頻率范圍是2~4kHz3．名詞解釋（1）量化誤差（2）直方圖（3）白平衡（4）MMX4．寫出下面幾種格式中用到的壓縮技術（1）JPEG（2）MPEG2（3）MP31．下面是一些基本的數(shù)字電路知識問題，請簡要回答：（1）什么是Setup 和Holdup 時間？（2）什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（3）請畫出用D 觸發(fā)器實現(xiàn)2 倍分頻的邏輯電路。（4）什么是“線與”邏輯？要實現(xiàn)它，在硬件特性上有什么具體要求？（5）什么是同步邏輯和異步邏輯？（6）請畫出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖（數(shù) 據(jù)接口、控制接口、所存器／緩沖器）。（7）你知道哪些常用的邏輯電平？TTL 與COMS 電平可以直接互連嗎？2．可編程邏輯器件在現(xiàn)代電子設計中越來越重要，請問：（1）你所知道的可編程邏輯器件有哪些？（2）試用VHDL 或Verilog，ABLE 描述8 位D 觸發(fā)器邏輯3．設想你將設計完成一個電子電路方案。請簡述用EDA 軟件（如PROTEL）進行設計（包括原理圖和PCB 圖）到調試出樣機的整個過程。在各個環(huán)節(jié)應注意哪些問題？1．用邏輯門和cmos 電路實現(xiàn)ab+cd2．用一個二選一mux 和一個inv 實現(xiàn)異或。3．給了reg 的setup 和hold 時間，求中間組合邏輯的delay 范圍。4．如何解決亞穩(wěn)態(tài)。5．用Verilog/VHDL 寫一個fifo 控制器。6．用Verilog/VDDL 檢測stream 中的特定字符串1．DSP 和通用處理器在結構上有什么不同？請簡要畫出你熟悉的一種DSP 結 構圖。2．說說定點DSP 和浮點DSP 的定義（或者說出他們的區(qū)別）。3．說說你對循環(huán)尋址和位反序尋址的理解。4．請寫出【?8，7】的二進制補碼和二進制偏置碼。用Q15 和?。1．壓控振蕩器的英文縮寫。3．選擇電阻時要考慮什么？4．單片機上電后沒有運轉，首先要檢查什么？5．計算機的基本組成部分及其各自的作用。6．怎樣用D 觸發(fā)器、與或非門組成二分頻電路？1．說出RC 振蕩器的構成和工作原理。2．什么是SDH?3．什么是共模、差模?畫出差分電路的結構。4．a=5。b=6。a+=b++。執(zhí)行結果是什么？5．什么是TDM？什么是CDMA？6．什么是采樣定理？7．什么是香農定理？8．計算機的中斷有哪幾類？微電子1．名詞解釋：VLSI，CMOS，EDA，VHDL，Verilog，HDL，ROM，RAM，DRC，LVS。2．簡述CMOS 工藝流程。3．畫出CMOS 與非門的電路，并畫出波形圖簡述其功能。4．畫出N 溝道增強型MOSFET 的剖面圖。5．簡述ESD 和latchup 的含義。6．簡述三極管與MOS 管的區(qū)別。7．簡述MO
公司管理相關推薦
鄂ICP備17016276號-1