【文章內(nèi)容簡介】 ，用戶必須在編程之前擦除頁的內(nèi)容。頁大小為 0x100。第一頁地址范圍：0x80000x80FF，最后一頁的地址范圍： 0xFF000xFFFF。 0xFC000xFFFF 范圍內(nèi)的地址由系統(tǒng)保留，用戶最好不要用本范圍內(nèi)的地址。 32K 字的內(nèi)嵌式閃存被劃分為 128 個(gè)頁，它們在 CPU 正常運(yùn)行狀態(tài)下均可通過程序擦除或?qū)懭搿Ｈ?32K 字閃存均可在 ICE 工作方式下被編程寫入或被擦除。在芯片上電以后，芯片就處于讀存儲(chǔ)單元狀態(tài)，讀存儲(chǔ)單元的操作與 SRAM 相同。 輸入 /輸出接口 輸入 /輸出接口是單片機(jī)與外設(shè)交換信息的通道。輸入端口負(fù)責(zé)從外界接收檢測信號、鍵盤信號等各種開關(guān)量信號。輸出端口負(fù)責(zé)向外界輸送由內(nèi)部電路產(chǎn)生的處理結(jié)果、顯示信息、控制命令、驅(qū)動(dòng)信號等。μ’ nSP 內(nèi)有并行和串行兩種方式的 I/O 口。并行口線路成本較高，但是傳輸速率也很高；與并行口相比，串行口的傳輸速率較低但可以節(jié)省大量的線路成本。 SPCE061A 有兩個(gè) 16位通用的并行 I/O口： A 口和 B口。這兩個(gè)口的每一位都可通過編程單獨(dú)定義成輸入或輸出口。 A口的 IOA0IOA7 用作輸入口時(shí)具有喚醒功能，即具有輸入電平變化引起 CPU 中斷功能。在那些用電池供電、追求低能耗的應(yīng)用場合，可以應(yīng)用 CPU 的睡眠模式（通過軟件設(shè)置）以降低功耗，需要時(shí)以按鍵來喚醒 CPU，使其進(jìn)入工作狀態(tài)。 I/O 端口結(jié)構(gòu)如圖 所示， SPCE061A 提供了位控制結(jié)構(gòu)的 I/O 端口，每一位都可以被單獨(dú)定義用于輸入或輸出數(shù)據(jù)。通常，對某一位的設(shè)定包括以下 3個(gè)基本項(xiàng)：數(shù)據(jù)向量 Data、屬性向量 Attribution 和方向控制向量 Direction。 I/O 端口組合控制設(shè)置如表 所列。 3個(gè)端口內(nèi)每個(gè)對應(yīng)的位組合在一起，形成一個(gè)控制字，用來定義相應(yīng) I/O 口位的輸入輸出狀態(tài)和方式。與其它的單片機(jī)相比，除了每個(gè) I/O 端口可以單獨(dú)定義其狀態(tài)外，每個(gè)對應(yīng)狀態(tài)下的 I/O 端口性質(zhì)電路都是內(nèi)置的，在實(shí)際的電路中不需要再次外接。 畢業(yè)設(shè)計(jì)說 明 書 （ 論 文 ） 16 圖 I/O 端口結(jié)構(gòu) 方向 屬性 數(shù)據(jù) 功能 是否帶有喚醒功能 功能描述 0 0 0 下拉 * 是 ** 帶下拉電阻的輸入管腳 0 0 1 上拉 是 ** 帶上拉電阻的輸入管腳 0 1 0 懸浮 是 ** 懸浮式輸入管腳 0 1 1 懸浮 否 懸浮式輸入管腳 *** 1 0 0 高電平輸出 否 帶數(shù)據(jù)反相器的高電平輸出 1 0 1 低電平輸出 否 帶數(shù)據(jù)反相器的低電平輸出 1 1 0 低電平輸出 否 帶數(shù)據(jù)緩存器 的低電平輸出 1 1 1 高電平輸出 否 帶數(shù)據(jù)緩存器的高電平輸出 注： *：口位默認(rèn)為帶下拉電阻的輸入管腳； **：只有當(dāng) IOA [70]內(nèi)位的控制字為 000， 001 和 010 時(shí)， 相應(yīng)位才具有喚醒的功能 ； ***：此種懸浮輸入作為 ADC IOA[60] 的輸入。 表 I/O 端口的組合控制設(shè)置 P_IOA/B_Buffer (讀 ) P_IOA/B_Date (寫 ) P_IOA/B_Buffer (寫 ) P_IOA/B_Dir(讀 /寫 ) P_IOA/B_Attrib(讀 /寫 ) P_IOA/B_Date (讀 ) 數(shù)據(jù) 寄存 器和 邏輯 控制 上拉 下 拉 I/O 管腳 畢業(yè)設(shè)計(jì)說 明 書 （ 論 文 ） 17 P_IOA_Data(讀 /寫 )(7000H) A 口的數(shù)據(jù)單元，用于向 A口寫入或從 A口讀出數(shù)據(jù)。當(dāng) A 口處于輸入狀態(tài)時(shí)，讀出是讀 A 口管腳電平狀態(tài)；寫入是將數(shù)據(jù)寫入 A口的數(shù)據(jù)寄存器。當(dāng) A口處于輸出狀態(tài)時(shí)，寫入輸出數(shù)據(jù)到 A口的數(shù)據(jù)寄存器。 P_IOA_Buffer (讀 /寫 ) (7001H) A 口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)向量寄存器寫入或從該寄存器讀出數(shù)據(jù)。當(dāng) A口處于輸入狀態(tài)時(shí)，寫入是將 A口的數(shù)據(jù)向量寫 入 A口的數(shù)據(jù)寄存器；讀出則是從 A口數(shù)據(jù)寄存器內(nèi)讀其數(shù)值。當(dāng) A口處于輸出狀態(tài)時(shí)，寫入輸出數(shù)據(jù)到 A 口的數(shù)據(jù)寄存器。 P_IOB_Data(讀 /寫 )(7005H) B 口的數(shù)據(jù)單元，用于向 B口寫入或從 B口讀出數(shù)據(jù)。當(dāng) B 口處于輸入狀態(tài)時(shí)，讀出是讀 B 口管腳電平狀態(tài)； 寫入是將數(shù)據(jù)寫入 B口的數(shù)據(jù)寄存器。當(dāng) B口處于輸出狀態(tài)時(shí)，寫入輸出數(shù)據(jù)到 B口的數(shù)據(jù)寄存器。 P_IOB_Buffer(讀 /寫 )(7006H) B 口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)寄存器寫入或從該寄存器內(nèi)讀出數(shù)據(jù)。當(dāng) B 口處于輸入狀態(tài)時(shí)，寫入是將數(shù)據(jù)寫入 B口的數(shù)據(jù)寄存 器；讀出則是從 B口數(shù)據(jù)寄存器里讀其數(shù)值。當(dāng) B口處于輸出狀態(tài)時(shí)，寫入數(shù)據(jù)到 B 口的數(shù)據(jù)寄存器。 時(shí)鐘電路 SPCE061A 的 系統(tǒng) 時(shí)鐘 由時(shí)鐘發(fā)生器（ 32768Hz 晶振）、鎖 相環(huán)（ PLL）和 時(shí)間 基 準(zhǔn) 信號（ RTC）組成。 SPCE061A 時(shí)鐘電路的接線圖如圖 所示： 的實(shí)時(shí)時(shí)鐘經(jīng)過 PLL 倍頻電路產(chǎn)生系統(tǒng)時(shí)鐘頻率 (Fosc)， Fosc 再經(jīng)過分頻得到 CPU 時(shí)鐘頻率 (CPUCLK)可通過對 P_SystemClock(寫 )(7013H)單元編程來控制。默認(rèn)的 Fosc、 CPUCLK 分別 為 和 Fosc/8。用戶可以通過對 P_SystemClock 單元編程完成對系統(tǒng)時(shí)鐘和 CPU 時(shí)鐘頻率的定義。 畢業(yè)設(shè)計(jì)說 明 書 （ 論 文 ） 18 圖 SPCE061A 時(shí)鐘電路的接線圖 32768Hz RTC 振蕩器有兩種工作方式：強(qiáng)振模式和自動(dòng)弱振模式。處于強(qiáng)振模式時(shí)，RTC 振蕩器始終運(yùn)行在高耗能的狀態(tài)下。處于自動(dòng)弱振模式時(shí)，系統(tǒng)在上電復(fù)位后的前 內(nèi)處于強(qiáng)振模式，然后自動(dòng)切換到弱振模式以降低功耗。 CPU 被喚醒后默認(rèn)的時(shí)鐘頻率為 Fosc/8，用戶可以根據(jù)需要調(diào)整該值。 CPU 被喚醒后經(jīng)過 32個(gè)時(shí)鐘周期的緩沖時(shí)間后再進(jìn) 行其它的操作，這樣可以避免在系統(tǒng)被喚醒后造成 ROM 讀取錯(cuò)誤。 PLL (Phase Lock Loop)振蕩器， PLL 電路的作用是將系統(tǒng)提供的實(shí)時(shí)時(shí)鐘的基頻 (32768Hz)進(jìn)行倍頻，調(diào)整至 、 、 、 或。系統(tǒng)默認(rèn)的 PLL自激振蕩頻率為 。 ，簡稱時(shí)基信號，來自于 32768Hz 實(shí)時(shí)時(shí)鐘，通過頻率選擇組合而成。時(shí)基信號發(fā)生器的選頻邏輯 TMB1為 TimerA的時(shí)鐘源 B提供各種頻率選擇信號并 為中斷系統(tǒng)提供中斷源 (IRQ6)信號。此外，時(shí)基信號發(fā)生器還可以通過分頻產(chǎn)生 2Hz、 4Hz、 1024Hz、2048Hz 以及 4096Hz 的時(shí)基信號，為中斷系統(tǒng)提供各種實(shí)時(shí)中斷源 (IRQ IRQ5)信號。 定時(shí)器 /計(jì)數(shù)器 SPCE061A 提供了兩個(gè) 16位的定時(shí) /計(jì)數(shù)器 ： TimerA 和 TimerB。 TimerA 為通用計(jì)數(shù)器；TimerB 為多功能計(jì)數(shù)器。 TimerA 的時(shí)鐘源由時(shí)鐘源 A 和時(shí)鐘源 B進(jìn)行“與”操作而形成；TimerB 的時(shí)鐘源僅為時(shí)鐘源 A。 定時(shí)器發(fā)生溢出后會(huì)產(chǎn)生一個(gè)溢出信號 (TAOUT/TBOUT)。一方面，它會(huì)作為定時(shí)器中斷信號傳輸給 CPU 中斷系統(tǒng)；另一方面，它又會(huì)作為 4位計(jì)數(shù)器計(jì)數(shù)的時(shí)鐘源信號，輸出一個(gè)具有 4位可調(diào)的脈寬調(diào)制占空比輸出信號 APWMO或 BPWMO(分別從 IOB8 和 IOB9輸出 )， 畢業(yè)設(shè)計(jì)說 明 書 （ 論 文 ） 19 可用來控制馬達(dá)或其它一些設(shè)備的速度。此外，定時(shí)器溢出信號還可以用于觸發(fā) ADC 輸入的自動(dòng)轉(zhuǎn)換過程和 DAC 輸出的數(shù)據(jù)鎖存。 向定時(shí)器的 P_TimerA_Data(讀 /寫 )(700AH)單元或 P_TimerB_Data(讀 /寫 )(700C H)單元寫入一個(gè)計(jì)數(shù)值 N后，選擇一個(gè)合適的時(shí)鐘源，定時(shí)器 /計(jì)數(shù)器將在所選的時(shí)鐘頻率下開始以遞增方式計(jì)數(shù) N， N+1， N+2，? 0xFFFE， 0xFFFF。當(dāng)計(jì)數(shù)達(dá)到 0xFFFF 后，定時(shí)器 /計(jì)數(shù)器溢出，產(chǎn)生中斷請求信號，被 CPU 響應(yīng)后送入中斷控制器進(jìn)行處理。同時(shí)， N值將被重新載入定時(shí)器 /計(jì)數(shù)器并重新開始計(jì)數(shù)。 通過寫入 P_TimerA_Ctrl(700BH)單元的第 69 位，可選擇設(shè)置 APWMO 輸出波形的脈寬占空比；同理，寫入 P_TimerB_Ctrl(700DH)單元的第 69 位，便可選擇設(shè)置 BPWMO 輸出波形的脈寬占空比。 時(shí)鐘源 A 是高頻時(shí)鐘源，來自帶鎖相環(huán)的晶體 振蕩器輸出 Fosc；時(shí)鐘源 B 的頻率來自 32768Hz 實(shí)時(shí)時(shí)鐘系統(tǒng)，也就是說，時(shí)鐘源 B 可以作為精確的計(jì)時(shí)器。例如， 2Hz 定時(shí)器可以作為實(shí)時(shí)時(shí)鐘的時(shí)鐘源。 五 、 SPCE061A 中斷系統(tǒng) SPCE061A 系列單片機(jī)中斷系統(tǒng)是單片機(jī)中中斷功能較強(qiáng)的一種，它可以提供 14個(gè)中斷源，具有兩個(gè)中斷優(yōu)先級，可實(shí)現(xiàn)兩級中斷嵌套功能。用戶可以用關(guān)中斷指令（或復(fù)位）屏蔽所有的中斷請求，也可以用開中斷指令使 CPU 接受中斷申請。每一個(gè)中斷源可以用軟件獨(dú)立控制為開或關(guān)中斷狀態(tài)；但中斷級別不可用軟件設(shè)置。 SPCE061A 的中斷類 型 SPCE061A 的結(jié)構(gòu)給出了三種類型的中斷：軟件中斷、異常中斷和事件中斷。 軟件中斷是由軟件指令 break 產(chǎn)生的中斷。軟件中斷的向量地址為 FFF5H 異常中斷表示為非常重要的事件，一旦發(fā)生， CPU 必須立即進(jìn)行處理。目前 SPCE061A定義的異常中斷只有‘復(fù)位’一種。通常， SPCE061A 系統(tǒng)復(fù)位可以由以下三種情況引起：上電、看門狗計(jì)數(shù)器溢出以及系統(tǒng)電源低于電壓低限。不論什么情況引起復(fù)位，都會(huì)使復(fù)位引腳的電位變低，進(jìn)而使程序指針 PC 指向由一個(gè)復(fù)位向量（ FFF7H）所指的系統(tǒng)復(fù)位 程 畢業(yè)設(shè)計(jì)說 明 書 （ 論 文 ） 20 序入口地址。 事件中斷一般產(chǎn)生于片內(nèi)設(shè)部件或由外設(shè)中斷輸入引腳引入的某個(gè)事件。這種中斷的開通 /禁止，由相應(yīng)獨(dú)立使能和相應(yīng)的 IRQ 或 FIQ 總使能控制。 SPCE061A 的事件中斷可采用兩種方式：快速中斷請求即 FIQ中斷和中斷請求即 IRQ中斷。這兩種中斷都有相應(yīng)的總使能。 SPCE061A 共有 9 個(gè)中斷向量即 FIQ、 IRQ0IRQ6 及 UART IRQ。這 9個(gè)中斷向量共可安置 14個(gè)中斷源供使用，其中有 4個(gè)中斷源可安置在 FIQ 或 IRQ0IRQ2 中，另有 10 個(gè)中斷源則可安置在 IRQ3IRQ6 中。還有 一個(gè)專門用于通用異步串行口 UART 的中斷源，須安置在 UARTIRQ 向量中。 SPCE061A單片機(jī)的中斷系統(tǒng)有 14個(gè)中斷源分為兩個(gè)定時(shí)器溢出中斷、兩個(gè)外部中斷、一個(gè)串行口中斷、一個(gè)觸鍵喚醒中斷、 7個(gè)時(shí)基信號中斷、 PWM 音頻輸出中斷。 SPCE061A 單片機(jī)中，快速中斷的優(yōu)先級高于普通中斷的優(yōu)先級，在 IRQ 中斷中 IRQ1的中斷優(yōu)先級高于 IRQ2， IRQ2 的中斷優(yōu)先級高于 IRQ3，按照 IRQ 的序號，序號越高則中斷優(yōu)先級越低， UART 的中斷優(yōu)先級最低。在 IRQ 中斷中，只是中斷查詢有先后，不能進(jìn)行中斷嵌套。同中斷向 量內(nèi)的中斷源中斷優(yōu)先級相同。 中斷響應(yīng)過程 從中斷請求發(fā)生到被響應(yīng) ,從中斷響應(yīng)到轉(zhuǎn)向執(zhí)行中斷服務(wù)程序 ,完成中斷所要求的操作任務(wù) ,是一個(gè)復(fù)雜的過程。整個(gè)過程都是在 CPU 的控制下有序進(jìn)行的 , SPCE061A 單片機(jī)中斷響應(yīng)過程。 SPCE061A 把所有的中斷請求都匯集到 P_INT_Ctrl 和 P_UART