【文章內(nèi)容簡介】 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個 TTL門電流，當(dāng) P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時接收高八位地址信號和控制信號。 P3 口： P3口管腳是 8個帶內(nèi)部上拉電阻的雙向 I/O口，可接收輸出 4個 TTL門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸 入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3口同時為閃爍編程和編程校驗(yàn)接收一些控制信號。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機(jī)器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部 輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時，則在此期間外部程序存儲 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1時， /EA將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計（論文） 系統(tǒng)設(shè)計 13 持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 功能描述 ： AT 89C 51是一種低損耗、高性能、 CMOS 八位微處理器 ,片內(nèi)有 4k 字節(jié)的在線可重復(fù)編程快擦快寫程度存儲器 ,能重復(fù)寫入擦除解 1000次，數(shù)據(jù)保存時間為十年。它與 MCS51系列單片機(jī)在指令系統(tǒng)和引腳上完全兼容 ,不僅可完全代替 MCS251系列單片機(jī) ,而且能使系統(tǒng)具有許多 MCS51系列產(chǎn)品沒有的功能。 AT89C51可構(gòu)成真正的單片機(jī)最小應(yīng)用系統(tǒng) ,縮小系統(tǒng)體積 ,增加系統(tǒng)的可靠性 ,降低了系統(tǒng)成本。只要程序長度小于 4K，四個 I/O口全部提供給用戶?？捎?5V 電壓編程 ,而且擦寫時間僅需 10毫秒 ,僅為 8751/87C51的擦除時間的百分之一 ,與8751/87C51的 12V 電壓擦寫相比 ,不易損壞器件 ,沒有兩種電源的要求 ,改寫時不拔下芯片 ,適合許多嵌入式控制領(lǐng)域。工作電壓范圍寬 ～ 6V ,全靜態(tài)工作 ,工作頻率寬 ,在 0Hz ～ 24MHz 內(nèi) ,比 8751/87C51等系列的 6 MHz ～ 12MHz 更具有靈活性 ,系統(tǒng)能快能慢。 AT 89C51芯片提供三級程序存儲器加密 ,提供了方便靈活而可靠的硬加密手段 ,能完全保證程序或系統(tǒng)不被仿制。 另外 AT89C51還具有 MCS51系列單片機(jī)的所有優(yōu)點(diǎn)。 128 8位內(nèi)部 RAM ,32位雙向輸入輸出線 ,兩個十六位定時計時器 ,5個中斷源 ,兩級中斷優(yōu)先級 ,一個全雙工異步串行口及時鐘發(fā)生器等。 74LS244 芯片介紹 74LS244是一種三 態(tài)輸出的八緩沖器和線驅(qū)動器，該芯片的邏輯電路圖和引腳圖如圖 43所示。 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計（論文） 系統(tǒng)設(shè)計 14 1O E11A 121A 241A 361A 48GND101Y 4121Y 3141Y 2161Y 118V C C202Y 432Y 352Y 272Y 192A 1112A 2132A 3152A 4172O E19S N 74L S 244N 圖 33 74LS244芯片引腳 從圖 43可見，該緩沖器有 8個輸入端，分為兩路 —— 1A1～ 1A4， 2A1～ 2A4，同時8個輸出端，也分為兩路 —— 1Y1～ 1Y4， 2Y1～ 2Y4，分別由 2個門控信號 1G和 2G控制，當(dāng)記為低電平時， 1Y1～ 1Y4的電平與 1A1～ 1A4的電平相同，即輸出反映輸入電平的高低；同樣，當(dāng) 2G 為低電平時， 1Y1～ 1Y4的電平與 2A1～ 2A4的電平相同。而當(dāng) 1G（或2G）為高電平時，輸出 1A1～ 1A4（或 2A1～ 2A4）為高阻態(tài)。經(jīng) 74LS244緩沖后，輸入信號被驅(qū)動，輸出信號的驅(qū)動能力加大了。 74LS244緩沖器主要用于三態(tài)輸出的存儲地址驅(qū)動器、時鐘驅(qū)動器和總線定向接收器和定向發(fā)送器等。 74LS240 芯片介紹 1O E11A 121A 241A 361A 48GND101Y 4121Y 3141Y 2161Y 118V C C202Y 432Y 352Y 272Y 192A 1112A 2132A 4172A 3152O E19S N 74 L S 24 0N 圖 34 74LS240引腳 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計（論文） 系統(tǒng)設(shè)計 15 74LS240 芯片結(jié)構(gòu)與功能和 74LS244 的相類似，而有所區(qū)別的是 74LS244 是八同向三態(tài)緩沖器 /線驅(qū)動器， 74LS240 是八反向三態(tài)緩沖器 /線驅(qū)動器，如圖 44。內(nèi)部引腳是相同的。 74LS240 芯片的特點(diǎn)是三態(tài)門，可以把多個芯片的輸出，并聯(lián)在一起而不會互 相影響； CD4511 芯片介紹 CD4511 是一個用于驅(qū)動共陰 LED 顯示器的 BCD 碼 — 七段碼譯碼器，其引腳路如圖 45 ， 邏輯功能見表 1， 8421 BCD 碼對應(yīng)的顯示見圖 46。 其功能介紹如下： BI：當(dāng) BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅狀態(tài)，不顯示數(shù)字。 LT：當(dāng) BI=1， LT=0 時，不管輸入 DCBA 狀態(tài)如何，七段均發(fā)亮，顯示 “8” 。它主要用來檢測數(shù)碼管是否損壞。 LE：使能控制端，當(dāng) LE=0 時，允許譯碼輸出。 DCBA：為 8421BCD 碼輸入端。 abcdefg：為譯碼輸出，輸出為高電平。 A7B1C2D6LE5BI4LT3a13b12c11d10e9f15g14VDD16GND8CD4511 圖 35 CD4511芯片引腳 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計（論文） 系統(tǒng)設(shè)計 16 輸入 輸出 LE BI LT D C B A a b c d e f g 顯示 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 。 8 0 1 2 3 4 5 6 7 8 9 。 表 1 邏輯功能表 圖 36 BCD碼顯示圖 這里使用的是共陰數(shù)碼管，對于 CD4511 ，它與數(shù)碼管的基本連接方式如圖 47所示 。 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計（論文） 系統(tǒng)設(shè)計