【文章內容簡介】 性能越好，即基準電源越不受供電電源的影響。 1994 1. 前言 4 年， 設計的帶隙基準源中去除了運放負反饋模塊，電路在在低頻時 PSRR 達到 95 dB，在 1MHZ 時電路 PSRR 也可以維持在 40dB 左右 [21]。提高 PSRR 的方法有以下幾種：在基準電壓輸出支路添加大負載電容 [22]；在電路中構造共源共柵電流鏡 [23]；提高運算放大器的增益和電源抑制比 [24]。在最新的文獻 [25]中， Yuanming Zhu， Fei Liu 等采用特殊的啟動電路，設計了一款高 PSRR 的基準源電路，在直流工作狀態(tài)下 PSRR 高達 115 dB，在 10MHZ工作狀態(tài)下 PSRR 也可以保持 90 dB。 低功耗基準源（ Low power bandgap reference circuit） 隨著芯片集成度的不斷提高，尤其是近幾年便攜式電子產(chǎn)品和可穿戴設備井噴式的發(fā)展，集成電路性能指標中低功耗已然成為現(xiàn)在最炙手可熱的研究課題。 20xx 年， Lasanen 等基于 μm 的標準雙層多晶硅 n 阱 CMOS 工藝（ doublepoly nwell CMOS preocess）設計了一款低功耗 CMOS 基準電路，電路工作在亞閾值區(qū)，通過 采用大阻值 Nwell 電阻來降低電路的靜態(tài)電流以達到降低功耗的目的 [26]。 20xx 年， Luis enrique de 等人設計的電路中沒有使用雙極性晶體管，只有電阻和工作在亞閾值區(qū)的 MOS 管。在 V 的電源電壓就可以正常工作，輸出基準電壓為 514 mV，溫度系數(shù)為 20 ppm/℃ 在 0℃ 到 100℃范圍內 [27]。 20xx 年，Shailesh Singh Chouhan 采用 μm 標準 CMOS 工藝，設計了一款運用于低壓差線性穩(wěn)壓器（ LDO）的低功耗基準電壓源，其功耗約 2 μW[8]。現(xiàn)在最前沿的技術已經(jīng)將基準源的功耗從 μW 級降到了 nW 級，關于這方面的文獻也比較多，例如文 獻 [19]中，在 μm 工藝下，實現(xiàn)了 nW 的低功耗帶隙基準源的設計。以及文獻 [28]中， Luca Magnelli, Felice Crupi等設計了一款最低可工作在 V 的純 CMOS 基準電壓源，其功耗低達 nW。 通過閱讀大量文獻以及了解低功耗基準源發(fā)展史后，總結出低功耗設計的首選方案是工作在亞閾值區(qū)的 CMOS 電路。如今，靜態(tài)電流已經(jīng)成為功耗設計的瓶頸，采用工作在亞閾值區(qū)的閾值電壓的溫度特性可以設計更低功耗的電路。另外，通過采用阻值較大的電阻可以降低電路的功耗，然而是以犧牲硅面積 為代價，因此不太適用于 SoC 的設計。最后，浮柵MOS 器件加入電路設計可以獲得高性能的超低功耗電路，然而其工藝復雜，成本過高，不適用于大規(guī)模集成電路設計與生產(chǎn)。 本文主要工作和論文結構 作者通過閱讀大量的最近幾年國內外關于低功耗帶隙基準電壓源的文獻，并進行深入的研習和對比分析各個方案的優(yōu)劣之處，總結和歸納各種電路的構造原理。熟練掌握工作在亞閾值區(qū) MOSFET 的 IV 特性和溫度特性，基于臺積電 (TSMC) μm標準 CMOS 制作工藝，設計符合性能指標要求的低功耗帶隙基準電壓源。通過使用 Cadence Spectre 軟件對所設計的電路進行各方面性能指標的仿真，并對電路反復進行改進和進一步仿真，從而得到最佳的電路結構和參數(shù)。 雖然不同的低功耗基準源設計文獻有不同的原理和電路構造方法，然而從眾多文獻的閱讀中中可以得出結論：現(xiàn)在進行低功耗基準源設計的最佳方案是采取工作在亞閾值區(qū)的CMOS 電路。由于集成電路產(chǎn)業(yè)的飛速發(fā)展和片上系統(tǒng)集成度的日益上升，功耗這項性能 1. 前言 5 指標已被眾多設計者放在首要位置。近幾年，便攜式設備和可穿戴設備迅速發(fā)展，這些設備的續(xù)航能力也對低壓、低功耗帶隙基準源提出了新的需求。當 CMOS 電路工作 在亞閾值區(qū)時，其漏 源電壓 (Vds)最低可以低至 100 mV 以下，這樣就可以在低電源電壓下電路也能夠擁有令人滿意的電壓擺幅，亞閾值 CMOS 電路也適合在低壓下運作，因此十分符合當今以及未來集成電路產(chǎn)業(yè)的需求。 本文主要內容如下安排： 第一章是前言，通過查閱相關資料，介紹了本文的選題背景，總結概括了基準源的發(fā)展史、國內外發(fā)展現(xiàn)狀，列舉了本文的主要工作和結構。 第二章是對基準源的理論分析，簡要說明了基準源的分類，以及幾種基準源的性能比較；闡述了傳統(tǒng)帶隙基準源的結構和基本原理；詳細介紹了基準源的幾個重要性能指標。 第三章主要介紹工作在亞閾值區(qū)的 MOSFET 的模型，包括以 p 襯 n 阱 的標準 NMOS 器件 為例介紹 MOS 器件的物理結構；解析 MOS 器件閾值電壓的公式；并對亞閾值區(qū) MOS管的電特性 (I～ V 特性 )以及亞閾值區(qū) MOS 管柵 源電壓 (Vgs)的溫度特性進行簡要介紹。 第四章本文基于 TSMC μm 標準 CMOS 制作工藝，設計了一款工作在亞閾值區(qū)的新型低壓、低功耗、 CMOS 基準源電路。并對其設計原理 (亞閾值區(qū) MOS 管閾值電壓的溫度特性 )進行簡要介紹、對電路結構以及各器件參數(shù)的確定等進行說明，并對其各方面性能參數(shù)進行仿真和 分析。 第五章進行總結，概括本文的基本結構和設計結果，并對未來低功耗基準源的發(fā)展提出預想。 2. 基準源的理論分析 6 基準源的分類 基準源經(jīng)過幾十年的發(fā)展，由于其應用廣泛，各種各樣的設計方案層出不窮。下面介紹三種基準電壓源 ：掩埋齊納二極管 基準電壓源、 XFET 基準電壓源、 帶隙 基準電壓源等 。下面進行簡要的介紹： 掩埋型齊納二極管基準源 利用齊納二極管 (穩(wěn)壓二極管 )制作基準電壓源的歷史可以追溯到上世紀中期，起初人們的方法是將一個工作在反向狀態(tài) 的齊納二極管與一個工作在正向導通狀態(tài)的二極管串聯(lián)，搭建簡單的基準源。其構造原理是工作在擊穿狀態(tài)的齊納二極管具有正溫度系數(shù)，而正向導通的二極管具有負溫度系數(shù)。由于他們的溫度特性數(shù)值大小比較接近，人們可以很簡單的利用兩者進行加權相加以獲得理論上與溫度無關的電壓源。掩埋型齊納二極管是對傳統(tǒng)齊納二極管基準源的改進，改進后的基準源溫度系數(shù)和噪聲特性等性能指標得到大幅度的提升。然而掩埋型齊納二極管的一個重要缺陷就是不適合在低壓下進行工作。 圖 掩埋型齊納二極管基準源 XFET 基準源 XFET(eXtra implantation junction Field Effect Transistor)基準 源一種有別于流行的帶隙基準源和傳統(tǒng)的掩埋齊納二極管基準源的新型基準源，發(fā)明于上世紀九十年代 [29]。 XFET 基準源核心電路是由一對具有不同夾斷電壓的 P 溝道結場型場效應管 (Pchannel Junction field effect transistor)和一個用來提升輸出特性的運算放大器模塊構成。 XFET 擁有帶隙基準源的地電壓工作的特點，也擁有掩埋型齊納二極 管基準源的噪音小的特性。這項技術已被證明適用于太空作業(yè)以及核能系統(tǒng)中。 2. 基準源的理論分析 7 帶隙基準源 帶隙基準源 (Bandgap Reference， BGR)是使用最廣泛、相對性能最好、種類最多的基準源。帶隙基準源的原理可由下式進行簡要說明： 0// 211 ?????? ? TVTV ?? （ 21） 式中 V1 和 V2 分別是電路中具有相反溫度系數(shù)的電壓， α1 和 α2 是 選定的系數(shù)。輸出基準電壓可以表示為 2211 VVV re f ?? ?? 。圖 所示的是一種經(jīng)典的帶隙基準電壓源。 Q4R2I2VR EFQ2R1I10VC CIR3Q1Q3 圖 經(jīng)典 Widlar 帶隙基準源 帶隙基準電壓源有別于其他種類基準電壓源的特點有： （ 1） 低溫度系數(shù)，其溫度系數(shù)一般可達 20～ 60 ppm/℃ ，可以在變化的環(huán)境溫度下保持較高的輸出穩(wěn)定性。 （ 2） 電源電壓 低，不同于齊納二極管基準源，帶隙基準電壓源的電壓可以工作在較寬的電壓幅度內， 最低可在 sub1 V 的工作環(huán)境下運行 。 （ 3） 電源抑制比大，輸出電壓受供電電源的影響比較小。 經(jīng)典帶隙基準源的結構和原理 經(jīng)典帶隙基準源核心部分由兩部分電路疊加而成，即擁有 正溫度系數(shù)的電壓 產(chǎn)生電路(PTAT ， proportionaltoabsolutetemperature)和擁有 負溫度系數(shù)的 電壓產(chǎn)生電路 (CTAT ，plementarytoabsolutetemperature)。在大多數(shù)基準源設計中， PTAT 電壓產(chǎn)生電路選用熱電壓 VT， 而 CTAT 電壓產(chǎn)生電路選用雙極性晶體管的基極 發(fā)射極電壓 (VBE)。輸出基準表達式為： TBEREF KVVV ?? （ 22） 2. 基準源的理論分析 8 當式 (22)中的 K 取一個合適的值時， VBE 和 KVT 可以進行相互抵消，使整體電路的溫度系數(shù)為零 ， 即 可得到 理論上不隨外界溫度變化 的基準電壓 源 。 圖 基準電壓產(chǎn)生示意圖 負溫度系數(shù)電壓的實現(xiàn) 由前面章節(jié)可以了解到雙極性晶體管的基極 發(fā)射極電壓 (VBE)擁有典型的負溫度特性，因此常常被用來當做帶隙基準源的負溫度系數(shù)電壓的產(chǎn)生電路。 下面將進行詳細的公式推導，來幫助理解帶隙基準源的設計原理。 雙極性器件的集電極電流可以表達為： )exp(TBESC VVII ? （ 23） 上式中 中 熱電壓 VT=kT/q，飽和電流 IS∝ μkTni2 ，其中 μ 表示 少數(shù)載流子的遷移率， ni為硅 材料 的本征載流子濃度。 其中 μ 與溫度的關系可以表示為 μ∝ μ0Tm ，其中 m≈ ，ni 與溫度的關系為： )ex p (32 kTETn gi ?? （ 24） (24)中的 Eg 為 本征硅材料 的 禁帶寬度 ，其值 約為 eV 左右。可得出飽和電流 為： )e x p (4 kTEgbTI mS ?? ? （ 25） 式 (25)中的 b 為一個比例系數(shù) ， VBE 的表達式如下式所示 ： SCTBE IIVV ln? （ 26） 2. 基準源的理論分析 9 令 VBE 對 T 求偏導，來得出 VBE 與溫度的具體關系表達式。值得一提的是，集電極電流 IC 大小也同樣與溫度有關，然而為了令理解和分析簡化，在這 里暫時假設 IC 是不隨溫度發(fā)生改變的恒定值。因此可以得出： TIIVIITVTV SSTSCTBE ???????? ln （ 27） 由式 (25)可得出 ： 243 )e x p ()e x p ()4( kTEkTEbTkTETmbTI ggmgmS ??????? ?? （ 28） TgTSST VkTETVmTIIV 2)4( ????? （ 29） 由式 (27)和 (29)可以得 : T qEVmVVkTETVmIITVTV gTBETgTSCTBE /)4()4(ln 2 ?????????? （ 210） 式 (210)表明了在給定的溫度下， VBE 的溫度系數(shù)也是一個常數(shù) ， 并且 ， 其值 與 VBE 本身大小有關。 又因為 VBE 通常小于 Eg /q， 所以 可以得出 VBE 與 溫度是