基于同步頻率測(cè)量的數(shù)字頻率計(jì)的設(shè)計(jì)方法-外文翻譯(編輯修改稿)
2025-01-09 04:25 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 數(shù)字信號(hào)處理。此外，該系統(tǒng)提供了豐富的時(shí)鐘資源和最大的時(shí)鐘頻率可以達(dá)到 48MHz 的。它可滿(mǎn)足設(shè)計(jì)對(duì)大多數(shù)嵌入式應(yīng)用和內(nèi)部的要求 PSoCI 結(jié)構(gòu)如圖 3所示。 圖 3. PSoCI系統(tǒng)內(nèi)部結(jié)構(gòu)框圖 CY8C29466 是一個(gè)最富有的內(nèi)部芯片在 PSoCI 系列芯片的資源，它具有 16個(gè) 數(shù)字單位可配置為 832位定時(shí)器，計(jì)數(shù)器和 PWM 等，并連接到所有 GPIO 管腳，它有 12個(gè)模擬單位可配置為 14 位 ADC， 8 位 DAC， PGA， LPF 和 CMPLP， 等等，一個(gè) 32KB閃存程序存儲(chǔ)器可擦除 50000 次， 2KB 的 SRAM 數(shù)據(jù)存儲(chǔ)器可以作為 E2PROM 的模擬閃光系 統(tǒng)的串行編程（ ISSP） 和一個(gè)靈活的保護(hù)模式 。M8C 處理器的時(shí)鐘頻率范圍之間本科畢業(yè)論文外文翻譯 4 和 24MHz 的，其最高運(yùn)算速度可以達(dá)到 4MIPS，其工作電壓為 3V和 之間它具有高速和低功耗的特點(diǎn)消費(fèi)。 系統(tǒng)的硬件設(shè)計(jì)方案 設(shè)計(jì)中的 CY8C29466 芯片： Cypress 公司提供了一個(gè)圖形為主的綜合性開(kāi)發(fā)環(huán)境（ IDE）的 PSoC 其PSoCI 產(chǎn)品和軟件的 PSoC 提供了兩個(gè)工具，即系統(tǒng)級(jí)設(shè)計(jì)和芯片級(jí)的設(shè)計(jì)。 “芯片級(jí)設(shè)計(jì) 軟件是基于用戶(hù)模 塊的配置和 C 語(yǔ)言 編程，設(shè)計(jì)人員可以創(chuàng)建自己的設(shè)計(jì)項(xiàng)目簡(jiǎn)單，很快。設(shè)計(jì)的選擇是基于芯片級(jí)的設(shè) 計(jì) PSoC 芯片的硬件設(shè)計(jì)如圖 4 所示。 圖 4. CY8C29466芯片的內(nèi)部模塊圖 各種數(shù)字模塊的基本配置： 定時(shí)器落后是一 個(gè) 8 位定時(shí)器（ Timer8），時(shí)鐘是 VC3（ 千赫），期限為 200，被比較寄存器的值 100 和中斷的觸發(fā)條件是計(jì)數(shù)端點(diǎn)。 被測(cè)信號(hào)的計(jì)數(shù)器是一個(gè) 16 位二進(jìn)制落后的計(jì)數(shù)器（ Counter16），時(shí)鐘是外部測(cè)量信號(hào)，使信號(hào)是由外部產(chǎn)生的高層次同步控制器，期間的最高值 65535 中斷觸發(fā)條件是比較值。 系統(tǒng)參考信號(hào)的計(jì)數(shù)器是一個(gè) 32 位二進(jìn)制落后的計(jì)數(shù)器（計(jì)數(shù)器），時(shí)鐘是雙系統(tǒng)時(shí)鐘，即 48MHz 的，使信號(hào)所產(chǎn)生的高層次外部同步控制器，期限為 4294967295 和中斷觸發(fā)條件是比較值。 System外圍電路： 為了實(shí)現(xiàn)平等的精密測(cè)量不同頻 段，我們選擇不同的閘門(mén)時(shí)間測(cè)量在不同頻率信號(hào)的頻率波段，即分段頻率測(cè)量方法具體的頻段劃分和閘門(mén)時(shí)間的選擇計(jì)劃顯示以下選項(xiàng)卡表 1 所示。 本科畢業(yè)論文外文翻譯 5 表 1. 測(cè)頻誤差分析 頻帶開(kāi)關(guān)是實(shí)現(xiàn)一個(gè)簡(jiǎn)單的 4 位撥號(hào)開(kāi)關(guān)，撥碼開(kāi)關(guān)的一端連接到一個(gè)高層次
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1