四路搶答器設計(編輯修改稿)
2025-01-09 01:03 本頁面
【文章內容簡介】 鎖存器 74LS279 在 74LS279 中，由于 4回路中 2回路置位端子為兩個，所以使用其一時，整理兩個置位輸入作為 1 個使用，或將另一個輸入固定為 “H” 使用。另外，作為稍微變化 74LS279 的使用方法，也可將 3 組作為 RS 鎖存器使用，剩余的 RS 鎖存器作為 2 輸入 NAND 門電路使用，復位輸入例如 1 管腳固定為 ”L” 時其輸入為 ”H” ，所以可構成將 2 管腳 和 3 管腳 作為輸入，輸出為 4 管腳 ，此變換如圖 所示。 圖 搶答器參考電路如圖 所示，其 工作 過程 ： 開關 S置于 清除 端時， RS觸發(fā)器 的 端均為 0， 4 個觸發(fā)器輸出置 0，使 74LS148 的 ＝ 0，使之處于工作狀廣西農(nóng)業(yè)職業(yè)技術學院畢業(yè)論文 6 態(tài)。當開關 S 置于 開始 時，搶答器處于等待工作狀態(tài)，當有選手將鍵按下時（如按下 S3）， 74LS148的輸出 經(jīng) RS鎖存后， 1Q=1,74LS48處于工作狀態(tài)， 4Q3Q2Q=100,經(jīng)譯碼顯示為 4。此外， 1Q＝ 1，使 74LS148＝ 1，處于禁止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時， 74LS148 的此時由于仍為１ Q＝ 1， 74LS148＝ 1，所以 74LS148 仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如 有再次搶答需由主持人將 S 開關重新置“清除”然后再進行下一輪搶答。 圖 廣西農(nóng)業(yè)職業(yè)技術學院畢業(yè)論文 7 定時電路模塊 該部分主要由 555 定時器秒脈沖產(chǎn)生電路、十進制同步加減計數(shù)器 74LS192減法計數(shù)電路、 74LS48譯碼電路和 1個 7段數(shù)碼管即相關電路組成。 一 塊 74LS192實現(xiàn)減法計數(shù)，通過譯碼電路 74LS48 顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。 74LS192 的預置數(shù)控制端實現(xiàn)預置數(shù)，由節(jié)目主持人根據(jù) 情況設定時間。 共陰極七段數(shù)碼顯示管上，當有人搶答時，停止計數(shù)并顯示此時的倒計時時間；如果沒有人搶 答，且倒計時時間到時， 輸出低電平到時序控制電路， 控制74LS48， 使 0 閃爍 ，同時以后選手搶答無效。 計數(shù)器 74LS192 74LS192 具有下述功能： （ 1） 異步清零： CR=1， Q3Q2Q1Q0=0000 （ 2） 異步置數(shù)： CR=0， LD=0， Q3Q2Q1Q0=D3D2D1D0 （ 3） 保持： CR=0， LD=1， CPU=CPD=1,Q3Q2Q1Q0 保持原態(tài) （ 4） 加計數(shù)： CR=0, LD=1， CPU=CP， CPD=1， Q3Q2Q1Q0 按加法規(guī)律計數(shù) （ 5） 減計數(shù)： CR=0, LD=1， CPU=1， CPD= CP， Q3Q2Q1Q0 按減法規(guī)律計數(shù) 74LS192 是雙時鐘方式的十進制可逆計數(shù)器。 CPU 為加計數(shù)時鐘輸入端， CPD 為減計數(shù)時鐘輸入端。 LD 為預置輸入控制端，異步預置。 CR 為復位輸入端，高電平有效，異步清除。 CO 為進位輸出： 1001 狀態(tài)后負脈沖輸出 BO 為借位輸出： 0000 狀態(tài)后負脈沖輸出。 圖 譯碼器 74LS48 廣西農(nóng)業(yè)職業(yè)技術學院畢業(yè)論文 8 74LS48 芯片是一種常用的七段數(shù)碼管譯碼器驅動器，常用在各種數(shù)字電路和單片機系統(tǒng)的顯示系統(tǒng)中 。 74LS48 引腳排列示意圖（ 圖 ）： 圖 555 定時器 555 定時器的 內部電路框圖 如圖 所示： 廣西農(nóng)業(yè)職業(yè)技術學院畢業(yè)論文 9 圖 555 定時器外引腳排圖 如圖 所示： RESET VCCGND1TRIG2OU
研究報告相關推薦
鄂ICP備17016276號-1