【文章內容簡介】 生器退出復位狀態(tài)，內部的時鐘信號 CLKG 開始由選 定的時鐘源按預先設定的分頻比驅動。如果McBSP 收發(fā)部分的時鐘和幀同步信號都是由外部輸入，則這一步可省略。 4) 等待兩個周期的傳輸時鐘（ CLKR/X）以保證內部正確同步。 5) 在中斷選擇寄存器中，映射 XINT0/1 和（或） RINT0/1 中斷。 6) 使能所映射的中斷。 7) 如果發(fā)送端不是幀信號主控端（幀同步由外部輸入），設置 /XRST=1 或 第 11 頁 共 27 頁 /RRST=1，使之退出復位態(tài)，此時作為從屬的收發(fā)端已準備好接收幀同步信號。新的幀同步中斷信號（（ R/X） INT M=10B）將喚醒該收發(fā)端。 8) 使幀信號主控端退出復位態(tài)。 9) 如果 FSGM=1（幀同步由采樣率發(fā)生器產生），設置 /FRST=1，使能幀同步產生， 8個 CLKG 周期后開始輸出第一個幀同步信號。如果 FSGM=0，將在每次 DXR 向 XSR 中復制數(shù)據(jù)時產生幀同步， /FRST 位無效。不管怎樣，此時主控端開始傳輸數(shù)據(jù)。 一旦 McBSP 初始化完畢，每一次數(shù)據(jù)單元的傳輸都會觸發(fā)相應的中斷，可以在中斷服務程序中完成 DXR 的寫入或是 DRR 的讀出。 167。 JTAG 在線仿真調試接口電路設計 JTAG（ Joint test access group）標準，是國際電氣和電子工程師協(xié)會 IEEE 1990 年公布得 標準。它是針對現(xiàn)代超大規(guī)模集成電路測試、檢測困難而提出的基于邊界掃描機制和標準測試存儲口的國際標準。邊界掃描就是對含有JTAG 邏輯的集成電路芯片邊界引腳（外引腳）通過軟件完全控制和掃描觀察其狀態(tài)的方法。這種能力使得高密度的大規(guī)模集成芯片在線（在電路板上及工作狀態(tài)中）測試成為可能。其原理是在芯片的輸入 /輸出引腳內部安排存儲單元，用來保存引腳狀態(tài)，并在內部將這些存儲單元連接在一起，通過一個輸入腳 TDI引入和一個輸出腳 TDO 引出。正常情況下，這些存儲單元（邊界單元）是不工作的，在測試模式下存儲單元輸入 /輸出口狀態(tài)，并在測試存儲口（ TAP）的控制下輸入 /輸出。 IEEE 標準公布后， TI 公司為其以后的 DSP器件均設置符合國際標準的 JTAG 邏輯測試口，通過 JTAG 測試口訪問和調試 TI DSP 芯片。仿真電纜和DSP JTAG 測試口的連接是通過一個 14 腳的插座頭（仿真頭）來實現(xiàn)的。仿真頭上信號連接關系如圖 所示，其中主要引腳 TDI 和 TDO 是測試數(shù)據(jù)的輸入和輸出， TMS 是測試模式選擇， TCK 和 TCK— RET 是測試時鐘的輸出和返回。 第 12 頁 共 27 頁 1 23 45 67 89 1011 1213 14TM STD IP D (V c c)TD OTC K R E TTC KE M U 0 E M U 1G N DG N DG N DN o K ey/ TR S TG N D 圖 仿真頭信號連接關系圖 圖 是當仿真器與 DSP 距離大于 時， DSP 芯片 JTAG 邏輯測試口和 14 引腳的仿真座之間的連接關系。當二者距離小于 時，如圖 所示，它們之間可以不加緩沖驅動器。本設計中考慮到實際操作中的方便，采用加入緩沖驅動器。 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TG N DG N DG N DG N DP D ( V c c )V c cV c cTMS320C5402123457891011 121314 圖 距離大于 時加入緩沖驅動器 圖 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TG N DG N DG N DG N DP D ( V c c )V c cV c cTMS320C5402123457891011 121314 如圖 距離小于 時不加緩沖驅動器 圖 第 13 頁 共 27 頁 167。 一般 C54X 芯片的時鐘電路由兩種。一種是利用芯片內部的振蕩電路與 XX2/CLK引腳之間連接的一只晶體和兩個電容組成并聯(lián)諧振電路如圖 。它可產生與外加晶體同頻率的時鐘信號。電容 C C2通常在 0— 30pF 之間選擇，它們可對時鐘頻率起到微調作用。 另一種方法是采用封裝好的晶體振蕩器，將外部時鐘源直接輸入 X2/CLK 引腳，而 X1 引腳懸空，如圖 所示。由于此種方法簡單方便，系統(tǒng)設計一般采用此種方法。但此方法抗干擾能力差，因此本設計中采用了無源晶振。 圖 內部振蕩電路 圖 圖 晶體振蕩電路 圖 復位電路設計 C54X DSP 可以通過復位引腳 /RS 使‘ C54X 復位到一個已知狀態(tài)。為保證 第 14 頁 共 27 頁 DSP 可靠復位， /RS 引腳必須為低電平，且至少保持 2 個主頻（ CLKOUT）時鐘周期。當復位發(fā)生時， DSP 終止程序運行，并使程序計數(shù)器 PC 復位為 0FF80H，地址總線也變成 0FF80H，數(shù)據(jù)總線為高阻， /PS、 /MSTRB 和 R//W 等信號為高電平。復位脈沖消失后約 5個時鐘周期， DSP 開始從 0FF80H 處取代碼執(zhí)行。 在設計復位電路時，一般應考慮兩種復位需求：一種是上電復位；另一種是工作中的復位。在系統(tǒng)剛接通電源時，復位電路應處于低電平以使系統(tǒng) 從一個初始狀態(tài)開始工作。這段低電平時間應該大于系統(tǒng)的晶體振蕩器啟振時間，以便避開振蕩器啟振時的非線性特性對整個系統(tǒng)的影響。通常，晶振需要 100— 200ms的穩(wěn)定時間，則上電復位時間應該 =200ms。工作中復位則要求復位的低電平至少保持 6 個時鐘周期，以使芯片的初始化能夠正確完成。 1. RC 復位電路元件參數(shù)的選用 圖 24 是一個簡單的是一個簡單的上電復位加手動復位電路，由圖可見，這是一個 RC電路，該電路的時間常數(shù) ι =RC=50*103?*10*106uF=500ms 由一階 RC 電路的 分析可知，上電后電容 C 通過 Vcc 和電阻 R 充電，電容 C兩端的電壓為 VRS=(1e1/ι )*Vcc 設低電平與高電平的分界點為 2V，則由上式可求得復位電平由低變高的時間為 t0=ι In(1VRS/Vcc)=500*103In(12/5)ms=255ms RC 復位電路成本較低，一般情況下能夠保證系統(tǒng)正常復位。但其功耗較大，可靠性差；當電源出現(xiàn)瞬態(tài)降落時，由于 RC 的響應速度較慢，無法產生符合要求的復位脈沖。另外電阻、電容受工作環(huán)境特別是溫度得影響較大，會給復位門限值的設計帶來困難。 由于 DSP 系統(tǒng)的時鐘頻率較高 ，在運行中極易產生干擾和被干擾，甚至出現(xiàn)掉電和死機現(xiàn)象，因此在 C54x 應用系統(tǒng)中一般都不采用這種RC復位電路，而使用性能全、價格低和可靠性高的集成自動監(jiān)控復位芯片電路。 第 15 頁 共 27 頁 / R STMS320C54XV c c50k R10uFV r sC 圖 上電復位電路 圖 監(jiān)控復位芯片是微處理器系統(tǒng)的監(jiān)控復位集成電路，它提供上電復位、掉復位、電壓跌落復位、備份電池切換和看門狗定時輸出等多種功能；可以監(jiān)控供電電源和微處理器的活動狀態(tài)；提供復位脈沖，有效防止因時序錯 誤而出現(xiàn)的誤操作等。其中， 3只引腳的監(jiān)控復位芯片僅提供復位功能，其復位輸出方式和復位門限均可選擇。復位輸出方式有漏極開路低電平輸出、推挽式高電平輸出及推挽式低電平輸出等。復位門限選擇范圍 — ，步長為 100mV。 4 只引腳得監(jiān)控復位芯片除了提供上述功能外，還提供手動復位功能。該功能可以通過一個手動開關來實現(xiàn)。 5 只以上引腳的監(jiān)控復位芯片不僅提供看門狗功能，還提供雙復位輸入或雙復位輸出等功能。下面對這些功能作一簡單介紹。 （ 1）復位輸出 根據(jù)芯片的不同可分為低電平復位或高電平復位兩種。低電 平復位輸出的芯片工作原理是：當電源電壓低于復位門限時，復位輸出電平由高變低 ，并一直保持低電平直至電源電壓高于復位門限且延遲了一個固定的復位脈沖寬度時間之后才變?yōu)楦唠娖?。高電平復位輸出的芯片與上述過程剛好相反。大多數(shù) SOT 封裝的復位芯片可提供 5 種標準的復位門限。 MAX6314/MAX6315則有較寬范圍的用戶可選門限電壓，其復位門限有 — ，而級差 100mV 的各種電壓規(guī)范，最小復位延遲時間為 1ms、 20ms、 40ms、或 等。 （ 2）看門狗功能 看門狗用來監(jiān)視微處理器的狀態(tài)。若微處理器在看門狗定義的時間內沒有輸出，看門狗沒有收到觸發(fā)信號，則說明軟件操作不正常（陷入死循環(huán)或掉入陷阱等），這時監(jiān)控復位芯片會立即產生一個復位脈沖去復位微處理器?？撮T狗的記數(shù)時間是可以選擇的。許多 5腳以上封裝的監(jiān)控復位芯片都帶有看門狗定時器，如 MAX823 輸出低電平復位脈沖， MAX824 輸出高電平復位脈沖。而 MAX6316/MAX6317/MAX6320 還具有用戶可選定門限電壓、輸出結構、復位時間延遲和看門狗定時延遲等多種可選功能。 第 16 頁 共 27 頁 （ 3） 備用電源切換和存儲器寫保護功能 當電源電壓跌落到復位門限以下且低于后備電源電壓時，后備電源切換到被保護的 SRAM，保證不丟失存儲數(shù)據(jù)。如 MAX1691 內含有一個 3V、 125mA/h 的鋰電池，具有對 CMOS、 SRAM、或 EEPROM寫保護以及看門狗等功能。 圖 3— MAX706 組成的復位電路。 1234 5678V c cM A X 7 0 7W D I/ R SXFTMS320C54X 圖 3— 5 專用復位芯片 MAX706 組成的復位電路 圖 但考慮到成本因素，本系統(tǒng)選用了 RC 復位電路，如果在要求較高的系統(tǒng)里面就應該選擇 專用復位芯片了。 167。 供電系統(tǒng)設計 現(xiàn)在的 DSP 均向著低電源電壓、低功耗方向發(fā)展，工作電壓為 甚至更低。為了進一步降低 DSP 功耗，又不影響與外圍電路的接口， TI 新一代 DSP 內核的 CPU 工作電壓與其片內 I/O 設備的工作電壓也不同。 I/O 設備的電源電壓（ DVdd）一般是 ， CPU 的內核工作電壓（ CVdd）是 、 或 甚至更低。這樣，一片 DSP 上就有兩個不同得電源電壓，并且往往這兩個電源電壓加電的順序也有要求，這要根據(jù)各個不同 DSP 芯片的數(shù)據(jù)手冊來定。所以 TI 和其他公司也提 供了許多單路或雙路電源電壓供電芯片。圖 示出了使用 TI 公司的電源芯片實現(xiàn)的 TMS320C5402DSP的典型供電系統(tǒng)方案。 TMS320C5402DSP的 CPU工作電壓是 ，片內 I/O 設備工作電壓是 。 TPS76318 是將 5V 直流電壓轉換為 的電壓調整器； TPS76333 是將 5V 直流電壓轉換為 的電壓調整器。它們分別為 DSP 芯片的 CPU 和片內 I/O 設備提供工作電壓。 第 17 頁 共 27 頁 IN1GND2EN3N C / F B 4OUT 5J P 11T P S 76 33 3C 12+ C 14R 121RV c cC V dd IN1GND2EN3N C / F B 4OUT 5J P 1 5T P S 7 6 3 1 8C 1 11 .0 u F+ C 1 34 .7 uR 1 11RV c cD V d d 圖 TMS320C5402 典型供電系統(tǒng)設計 圖 在設計 DSP 系統(tǒng)時，若在一個系統(tǒng)中同時存在 和 5V系列芯片，讓兩種電壓芯片的輸入輸出直接連接是不行的，不僅會造成電平邏輯混亂，使電路不能正常工作，而且還有可能損壞元器件。在硬件電路中 DSP 芯片的引腳 CNT 可以調節(jié)DSP 輸入輸出引腳與 TTL 與 CMOS 的兼容邏輯，既當 CNT 為高電平時，為 3V 工作狀態(tài)， I/O 接口電平與 CMOS 電平兼容。當 CNT 下拉到低電平時，為 5V 工作狀態(tài)，所有 I/O 接口與 TTL 電平兼容，因此在電路設計與應用時可以根據(jù)電路特點設置CNT 引腳的狀態(tài)。 167。 通過 TLC320AD50 輸出的音頻信號可以用 LM386 放大輸出 LM386典型輸入阻抗為50